一种阵列基板及其制作方法
【专利说明】
【技术领域】
[0001]本发明涉及液晶显示器技术领域，特别是涉及一种阵列基板及其制作方法。
【【背景技术】】
[0002]低温多晶娃(Low temperature poly-silicon，简称LTPS)，由于其具有高的电子迀移率，可以有效的减小TFT的器件的面积，提升像素的开口率，能够增大面板显示亮度的同时降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域的研究热点。
[0003]传统的LTPS设计中，阵列基板侧的光罩流程较为复杂，一般都采用十道左右光罩制程，这样大大的降低了产品生产制造的产能，而且受到工艺复杂的影响，产品良率也很低，所以很难大幅度的推广，目前只能应用在小尺寸产品上。
[0004]请参照图1，图1为现有技术的阵列基板的结构示意图，如图1所示，现有的阵列基板的制作方法，包括在衬底基板10上形成遮光层11 ;在遮光层11上形成缓冲层12，在缓冲层12上形成半导体层13，半导体层13需要通过曝光显影的方式重掺杂和轻掺杂，以及在半导体层13上形成第一绝缘层14，在第一绝缘层14上形成第一金属层15，在第一金属层15上第二绝缘层16，在第二绝缘层16上形成第二金属层17，并在第二金属层17上形成平坦层18，在未与源漏极区对应的平坦层18上形成第一透明导电层101 ;第一透明导电层101通过过孔与第二金属层的非源漏极部分连接，在与源漏极区对应的平坦层18上形成第二透明导电层102，第二透明导电层102与源极或者漏极连接，第一透明导电层101和第二透明导电层102之间设置有第三绝缘层19。
[0005]上述制程中遮光层、半导体层、重掺杂、轻掺杂、以及平坦层、源漏极、第二绝缘层、第一透明导电层、第三绝缘层、第二透明导电层的制作中都需要掩膜板进行曝光，因此制程比较复杂，对工艺的制程要求较高，导致生产成本较高。
[0006]因此，有必要提供一种阵列基板及其制作方法，以解决现有技术所存在的问题。【
【发明内容】
】
[0007]本发明的目的在于提供一种阵列基板及其制作方法，以解决现有技术制程过程比较复杂，生产成本较高，不利于在大尺寸上应用的技术问题。
[0008]为解决上述技术问题，本发明构造了一种阵列基板的制作方法，包括以下步骤:
[0009]在衬底基板上形成缓冲层；
[0010]在所述缓冲层上形成整层遮光层；
[0011]在所述遮光层上形成整层半导体层，并对所述半导体层和所述遮光层同时进行图形化处理，以使部分所述遮光层和部分所述半导体层依次覆盖在所述缓冲层上；所述半导体层用于形成沟道；
[0012]在所述图形化处理后的半导体层上形成第一绝缘层；
[0013]在所述第一绝缘层上形成第一金属层，对所述第一金属层进行图形化处理形成栅极和公共电极；
[0014]在所述第一金属层上形成第二绝缘层；
[0015]在所述第二绝缘层上形成第二金属层，对所述第二金属层进行图形化处理形成漏极和源极；
[0016]在所述第二金属层以及未被所述第二金属层覆盖的第二绝缘层上形成平坦层，所述平坦层上形成有第一过孔；
[0017]在所述平坦层上形成第一透明导电层；所述第一透明导电层通过所述第一过孔与所述第二金属层连接。
[0018]在本发明的阵列基板的制作方法中，所述在所述第一绝缘层上形成第一金属层的步骤之后，所述方法还包括:
[0019]在所述图形化处理后的半导体层的第一部分中通过扩散或者离子注入法掺入第一触发导电性物质；所述第一触发导电性物质用于提高所述半导体层的导电性能；所述第一触发导电性物质在所述图形化处理后的半导体层中的浓度大于第一预设浓度，其中所述第一部分为所述图形化处理后的半导体层中未被所述栅极覆盖的部分。
[0020]在本发明的阵列基板的制作方法中，所述方法还包括:
[0021]对所述栅极进一步蚀刻，以使得所述栅极覆盖在所述图形化处理后的半导体上的面积减小；
[0022]在所述图形化处理后的半导体层的第二部分中通过扩散或者离子注入法掺入第二触发导电性物质；所述第二触发导电性物质用于提高所述半导体层的导电性能；所述第二触发导电性物质在所述图形化处理后的半导体层中的浓度小于第二预设浓度，其中所述第二部分为所述图形化处理后的半导体层中未被所述蚀刻后的栅极覆盖，且与所述第一部分不重叠的部分。
[0023]在本发明的阵列基板的制作方法中，所述在所述第二绝缘层上形成第二金属层的步骤之后，所述方法还包括:在所述第二绝缘层以及第一绝缘层上设置有第二过孔；所述源极和所述漏极通过所述第二过孔与所述半导体层连接。
[0024]在本发明的阵列基板的制作方法中，所述遮光层的材料为非晶硅；
[0025]所述方法还包括:对所述遮光层进行氧化处理，以在所述遮光层的表面形成绝缘膜；所述绝缘膜的材料为二氧化硅。
[0026]在本发明的阵列基板的制作方法中，所述在所述第一金属层上形成第二绝缘层的步骤之后，所述方法还包括:
[0027]在与所述公共电极对应的所述第二绝缘层上设置第三过孔，以使所述第二金属层与所述公共电极接触。
[0028]在本发明的阵列基板的制作方法中，所述在所述第二金属层以及未被所述第二金属层覆盖的第二绝缘层上形成平坦层的步骤之前，所述方法还包括:
[0029]在与所述公共电极对应处的第二金属层上形成第二透明导电层。
[0030]在本发明的阵列基板的制作方法中，所述第一透明导电层包括像素电极。
[0031]本发明还提供一种阵列基板，其包括:
[0032]缓冲层，位于衬底基板上；
[0033]遮光层，位于所述缓冲层上；
[0034]半导体层，位于所述遮光层上，所述半导体层用于形成沟道；
[0035]第一绝缘层，位于所述半导体层上；
[0036]第一金属层，位于所述第一绝缘层上，所述第一金属层包括薄膜晶体管的栅极区和公共电极区；
[0037]第二绝缘层，位于所述第一金属层上；
[0038]第二金属层，位于所述第二绝缘层上，所述第二金属层包括薄膜晶体管的漏极区和源极区；
[0039]平坦层，位于所述第二金属层以及未被所述第二金属层覆盖的第二绝缘层上；所述平坦层上设置有第一过孔；
[0040]第一透明导电层，位于所述平坦层上；所述第一透明导电层通过所述第一过孔与所述第二金属层连接。
[0041]在本发明的阵列基板中，在与所述公共电极对应处的第二金属层上还设置有第二透明导电层。
[0042]本发明的阵列基板及其制作方法，通过对现有的制程方法进行改进，从而简化生产过程，降低生产成本。
【【附图说明】】
[0043]图1为现有技术的阵列基板的结构示意图；
[0044]图2为本发明阵列基板的结构不意图；
[0045]图3为本发明阵列基板的制作方法的第一至三步的结构示意图；
[0046]图4为本发明阵列基板的制作方法的第四步的结构示意图；
[0047]图5为本发明阵列基板的制作方法的第五步的结构示意图；
[0048]图6为本发明阵列基板的制作方法的第六步的结构示意图；
[0049]图7为本发明阵列基板的制作方法的第七步的结构示意图；
[005