一种避免后形成金属硅化物工艺中接触孔尺寸偏移的方法
【技术领域】
[0001] 本发明涉及半导体器件及加工制造领域，更具体地说，涉及一种避免后形成金属 硅化物工艺中接触孔尺寸偏移的方法。
【背景技术】
[0002] 随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用 到器件制造工艺中，以满足器件的需求。在65nm时代，漏电一直是降低处理器良品率、阻碍 性能提升和减少功耗的重要因素。随着处理器采用了 45nm工艺，相应的核心面积会减少， 导致单位面积的能量密度大幅增高，漏电问题将更加凸显，如果不很好解决，功耗反而会随 之增大。
[0003] 传统的二氧化硅栅极介电质的工艺已遇到瓶颈，无法满足45nm处理器的要求，而 高介电常数金属闸极（high k metal gate，简称HKMG)技术能够避免栅氧化层进一步减薄 导致的严重栅极漏电问题，相比传统工艺，High-K金属栅极工艺可使漏电减少10倍之多， 使功耗也能得到很好的控制。而且，如果在相同功耗下，理论上性能可提升20%左右。因 此，HKMG新技术，在增加处理器的晶体管总数或缩小处理器体积的同时，还能提供更高的性 能和更低的功耗，令产品更具竞争力。被广泛应用于28nm以下工艺节点。
[0004] 请参阅图1，图1为现有技术中HKMG的基本结构示意图。在HKMG制造工艺中，目 前的主流技术是所谓的High k Gate-last技术。High k Gate-last技术是用于制作金属 栅极结构的一种工艺技术，这种技术的特点是在对硅片进行漏/源区离子注入操作以及随 后的高温退火工艺步骤完成之后，再形成金属栅极；与此相对的是High k Gate-first工 艺，这High k Gate-first工艺的特点是在对娃片进行漏/源区离子注入操作以及随后的 退火工艺步骤完成之前便生成金属栅极。
[0005] 用High k Gate-last技术替代High k Gate-first技术的原因如下：在工艺 过程中，当high k沉积完成之后还需要进行PDA工艺，及淀积后退火（post deposition anneal)工艺，该工艺温度一般大于500°C，其作用是改善high k介质（一般是氧化铪）的 质量。
[0006] 本领域技术人员清楚，金属娃化物（Silicide)在高温下会发生镍扩散，引起 漏电问题，严重影响器件可靠性，在这种情况下，为了避免过早形成金属硅化物（例如， Silicide)，之后需引入温度限制，一般形成Silicide之后的工艺温度不会超过480°C，在 HKMG结构完成之后再形成金属硅化物（High k Gate-last)技术自然被应用到HKMG制造工 艺中。
[0007] Through Contact Silicide技术是silicide last技术的一种，其工艺流程如图 2所示。现有技术中采用Through Contact Silicide工艺技术方法的流程步骤如下：
[0008] 步骤SOl :形成漏源区的接触通孔；
[0009] 步骤S02 :形成硅化物；
[0010] 步骤S03 :金属钨填空；
[0011] 步骤S04 :后续工艺形成栅极接触，然后进入后端互连工艺流程。
[0012] 从上述步骤可以看出，其主要工艺特点是在接触通孔刻蚀之后再进行源漏区的 Silicide工艺，也就是金属妈填充之前才开始Silicide工艺。需要强调的是，这里的接触 通孔并不一定是传统工艺中的圆孔结构，为了保证源漏区上能够形成足够面积的硅化物， 通孔可以是长条形（俯视）。
[0013] 然而，目前广泛采用的Silicide工艺采用镍硅化物，主要工艺两个步骤包括金属 沉积和退火（两步退火）步骤。在金属沉积时，还附带有预清洗工艺，其目的是清除硅表面 的氧化层，降低最终的接触电阻。目前主要采用SiCoNi技术进行预清洗，其最大的特点是 由于Si0 2/Si的刻蚀选择比很高（通常大于20 :1)，因此，不会对衬底造成等离子损伤。
[0014] SiCoNi蚀刻过程的反应过程可以简述为如下三大主要步骤：
[0015] ①·通过远程等离子体形成刻蚀剂；
[0016] ②.低温下刻蚀；其中，所形成的刻蚀副产物为固态，会覆盖在表面阻挡进一步蚀 刻）；
[0017] ③.高温挥发去除刻蚀副产物。
[0018] 对于Through Contact SiIicide技术来说，预清洗虽然也可以很好的清除娃表面 的氧化层，但是也有不可忽视的副作用，即消耗通孔侧壁的氧化硅，导致通孔尺寸扩大。因 此，有人提出用物理轰击，例如，用Ar sputter物理轰击工艺取代SiCoNi刻蚀工艺。也就 是说，Ar sputter物理轰击具有方向性，可以通过工艺参数的优化，使得底部氧化硅被清除 干净，但是，侧壁氧化硅几乎不消耗，且这种解决方案的问题是会造成衬底损伤。
【发明内容】
[0019] 本发明的目的在于提供一种采用High k Gate-last技术后形成金属娃化物工艺 的方法，该方法能够避免后形成金属硅化物工艺中接触孔尺寸偏移的方法，防止由于接触 孔尺寸的放大导致的电性能偏移和器件失效。
[0020] 为实现上述目的，本发明的技术方案如下：一种避免后形成金属硅化物工艺中接 触孔尺寸偏移的方法，包括如下步骤：
[0021] 步骤Sl :采用干法刻蚀晶圆形成图案化后的源漏区的接触通孔；在所述接触通孔 上沉积一层金属镍层；
[0022] 步骤S2 :对所述金属镍进行退火以形成镍硅化物，并采用湿法清除没有反应的多 余金属镍；
[0023] 步骤S3 :用原子层沉积的方式生长一定厚度的氧化硅，从而调整所述接触通孔的 尺寸；
[0024] 步骤S4 :沉积形成阻挡层和黏附层，采用化学气相沉积的方式在所述接触通孔进 行金属钨填充；
[0025] 步骤S5 :继续执行后续工艺形成栅极接触后，进入后段互连工艺流程。
[0026] 优选地，所述步骤Sl中形成的接触通孔，其底部宽度为20-50nm，顶部宽度为 30-60nm〇
[0027] 优选地，所述步骤SI中，在沉积所述金属镍层之前，先对所述晶圆进行预清洗，以 去除通孔底部的原生氧化硅层，所述预清洗和金属镍层沉积工艺在同一个机台上完成。
[0028] 优选地，所述步骤SI中，所述金属镍是掺有Pt金属的金属镍。
[0029] 优选地，在沉积形成阻挡层之前，使用物理轰击，以去除所述镍硅化物表面的氧化 娃层。
[0030] 优选地，所述退火为两步退火，第一步退火温度为300-400 °C，第二步退火温度为 400-500。。。
[0031] 优选地，所述晶圆进行预清洗是采用SiCoNi预清洗的方式进行。
[0032] 优选地，沉积所述原子层衬底的厚度是根据所述SiCoNi预清洗过程中损耗的氧 化娃层厚度而定。
[0033] 优选地，所述氧化娃层的厚度在20-1OOA之间选择。
[0034] 优选地，所述步骤S4中形成的阻挡层和黏附层采用Ti/TiN材料，其厚度分别为 30-100A/20-40A。
[0035] 从上述技术方案可以看出，本发明提供的一种避免后形