专利名称：具有自对准金属硅化物工艺的双栅vdmos的制备方法
技术领域：
本发明涉及一种VDMOS的制备方法，特别涉及一种具有自对准金属硅化物工艺的双栅VDMOS的制备方法.
背景技术：
随着半导体制造工艺的不断发展，对电源管理系统的转换效率和尺寸要求日益提高。集成电路尺寸的缩小使得芯片操作电压降低，因此系统的转换效率和尺寸尤其重要。开关电源中开关的寄生电容是阻碍电源系统效率提高和尺寸减小的关键因素之一。VDMOS (纵向双扩散金属氧化物半导体场效应晶体管)结构为电源管理系统的常用开关器件。传统VDMOS只有一层栅，起控制开关导通和关断的作用，其栅漏间的电容因米勒效应成为此器件最关键寄生电容，此电容的减小对开关功耗的减少和速度的提高起到举足轻重的作用。功耗的减少使得效率提高，而速度的提高使得系统中的电感和电容尺寸减因此，一个具有低寄生电容的VDMOS器件结构是需要的。
发明内容
本发明要解决的技术问题是提供一种具有自对准金属硅化物工艺的双栅VDMOS 的制备方法，其所制备的VDMOS具有较低的漏源间通态电阻。为解决上述技术问题，本发明的具有自对准金属硅化物工艺的双栅VDMOS的制备方法，包括如下步骤1)控制栅和屏蔽栅的形成，所述屏蔽栅位于体区之间的漂移区之上，且所述控制栅和所述屏蔽栅部分叠加，所述控制栅和所述屏蔽栅之间通过绝缘层隔离；2)而在体区和源区形成之后，淀积介质层，而后刻蚀所述介质层在所述控制栅和屏蔽栅两边形成侧墙；3)之后进行自对准金属硅化物形成工艺，在所述屏蔽栅，控制栅和源区表面形成金属硅化物。采用本发明的方法所制备的VDMOS器件，由于在具有控制栅和屏蔽栅的基础上增加了自对准金属硅化工艺，使得栅电阻大大降低，从而大大提高器件的开关速度。自对准金属硅化还使得器件漏源间的通态电阻大大降低，从而大大降低器件导通时的功耗。图1和图2为具有双栅的VDMOS结构，屏蔽栅的加入，在一定程度上降低了器件的寄生电容。
下面结合附图与具体实施方式
对本发明作进一步详细的说明图1为一种VDMOS结构示意图；图2为另一种VDMOS结构示意图；图3为具有自对准金属硅化工艺的VDMOS结构示意图4为另一种具有自对准金属硅化工艺的VDMOS结构示意图；图5为本发明的制备方法中完成源区之后的结构示意图；图6为本发明的制备方法在淀积完介质层之后的结构示意图；图7为本发明的制备方法在形成侧墙后的结构示意图；图8为本发明的制备方法在形成金属硅化物后的结构示意图；图9为本发明的方法流程示意图；图10为本发明的一实例制备流程示意图。
图11为本发明中控制栅和屏蔽栅形成的另一实例流程示意图。
具体实施例方式具有自对准金属硅化物工艺的双栅VDMOS的制备方法，包括如下步骤(见图9和图 10)1)控制栅和屏蔽栅的形成(见图5)，所述屏蔽栅位于漂移区之上，且所述控制栅和所述屏蔽栅部分叠加，所述控制栅和所述屏蔽栅之间通过绝缘层隔离。2)而在体区和源区形成之后，淀积介质层(见图6)，厚度可为100-10000埃，而后刻蚀介质层在控制栅和屏蔽栅两边形成侧墙(见图7)，并露出未被侧墙保护的多晶硅表面和源表面。刻蚀一般采用干法刻蚀法。介质层可为氮化硅或氧化硅层。3)之后进行自对准金属硅化物形成工艺，在屏蔽栅，控制栅和源区表面形成金属硅化物(见图8)。金属硅化物形成的一具体例子为先淀积钛金属(也可选别的金属)到衬底表面；接着进行大于700°C的高温处理，使钛与硅反应；湿法去除未反应的钛；之后再次进行高温处理，生成低阻硅化钛。该步为利用侧墙进行自对准金属硅化工艺，金属还可为钴或镍。其余步骤跟传统工艺相同淀积层膜；通过光刻、干刻形成接触孔，用金属填孔、 用干刻或化学机械研磨去除多余的金属；淀积金属膜，对金属膜进行光刻、干刻形成正面图形；在对硅晶片背面减薄、背面形成金属薄膜等，最终形成如图3所示的VDMOS结构。在另一个实施例中，形成如图4所示的VDMOS结构。其中屏蔽栅可与源区形成电连接，也可浮置。上述的控制栅和屏蔽栅形成的具体流程可为(见图10)(1)控制栅制备完成之后，在整个硅片表面淀积绝缘层，所述绝缘层覆盖所述控制栅；(2)接着淀积第二层多晶硅；(3)对第二层多晶硅进行光刻刻蚀，形成屏蔽栅，屏蔽栅位于控制栅中间的漂移区上，且屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上。控制栅和屏蔽栅形成的具体流程还可为(见图11)(1)在VDMOS器件的栅氧形成之后，淀积第一层多晶硅，光刻刻蚀形成屏蔽栅，该屏蔽栅位于漂移区之上；(2)在整个硅片表面淀积绝缘层，绝缘层覆盖屏蔽栅；(3)接着淀积第二层多晶硅，对第二层多晶硅进行光刻刻蚀，形成控制栅，控制栅位于屏蔽栅的两边，且控制栅有部分叠加所述屏蔽栅之上。本发明的制备方法，通过自对准金属硅化工艺和双栅VDMOS器件结构的结合，使得栅电阻大大降低，从而大大提高器件的开关速度。自对准金属硅化工艺的加入还使得器件漏源间的通态电阻大大降低，从而大大降低器件导通时的功耗。
权利要求
1.一种具有自对准金属硅化物工艺的双栅VDMOS的制备方法，其特征在于，包括如下步骤1)控制栅和屏蔽栅的形成，所述屏蔽栅位于体区之间的漂移区之上，且所述控制栅和所述屏蔽栅部分叠加，所述控制栅和所述屏蔽栅之间通过绝缘层隔离；2)而在体区和源区形成之后，淀积介质层，而后刻蚀所述介质层在所述控制栅和屏蔽栅两边形成侧墙；3)之后进行自对准金属硅化物形成工艺，在所述屏蔽栅，控制栅和源区表面形成金属硅化物。
2.如权利要求1所述的制备方法，其特征在于所述介质层为氮化硅层或氧化硅层。
3.如权利要求1所述的制备方法，其特征在于所述介质层的厚度为100-10000埃。
4.如权利要求1至3中任一项所述的制备方法，其特征在于所述控制栅和屏蔽栅形成的流程为(1)控制栅制备完成之后，在整个硅片表面淀积绝缘层，所述绝缘层覆盖所述控制栅；(2)接着淀积第二层多晶硅；(3)对所述第二层多晶硅进行光刻刻蚀，形成屏蔽栅，且所述屏蔽栅的两边分别叠加设置在位于其两边的VDMOS器件的控制栅上。
5.如权利要求4所述的制备方法，其特征在于所述金属硅化物的形成工艺为先淀积钛金属、钴金属或镍金属到衬底表面；接着进行大于700°C的高温处理，使金属与硅反应； 湿法去除未反应的金属；之后再次进行高温处理，生成低阻金属硅化物。
6.如权利要求1至3中任一项所述的制备方法，其特征在于所述控制栅和屏蔽栅形成的流程为(1)在VDMOS器件的栅氧形成之后，淀积第一层多晶硅，光刻刻蚀形成屏蔽栅，所述屏蔽栅位于漂移区之上；(2)在整个硅片表面淀积绝缘层，所述绝缘层覆盖所述屏蔽栅；(3)接着淀积第二层多晶硅，对所述第二层多晶硅进行光刻刻蚀，形成控制栅，所述控制栅位于所述屏蔽栅的两边，且所述控制栅有部分叠加所述屏蔽栅之上。
7.如权利要求6所述的制备方法，其特征在于所述金属硅化物的形成工艺为先淀积钛金属、钴金属或镍金属到衬底表面；接着进行大于700°C的高温处理，使金属与硅反应； 湿法去除未反应的金属；之后再次进行高温处理，生成低阻金属硅化物。
全文摘要
本发明公开了一种具有自对准金属硅化物工艺的双栅VDMOS的制备方法，包括如下步骤1)控制栅和屏蔽栅的形成，所述屏蔽栅位于体区之间的漂移区之上，且所述控制栅和所述屏蔽栅部分叠加，所述控制栅和所述屏蔽栅之间通过绝缘层隔离；2)而在体区和源区形成之后，淀积介质层，而后刻蚀所述介质层在所述控制栅和屏蔽栅两边形成侧墙；3)之后进行自对准金属硅化物形成工艺，在所述屏蔽栅，控制栅和源区表面形成金属硅化物。采用该方法所制备的VDMOS器件，具有更低的漏源间的通态电阻。
文档编号H01L21/28GK102543737SQ201010595419
公开日2012年7月4日 申请日期2010年12月17日 优先权日2010年12月17日
发明者李卫刚, 金勤海, 陆珏 申请人:上海华虹Nec电子有限公司