专利名称：自对准金属硅化物工艺的制作方法
技术领域：
本发明涉及一种半导体元件工艺，尤其涉及一种制作自对准金属硅化物(salicide)的方法。
背景技术：
在半导体集成电路的工艺中，金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管是一种极重要的电子元件，而随着半导体元件的尺寸越来越小，MOS晶体管的工艺步骤也有许多的改进，以制造出体积小而高品质的MOS晶体管。
现有的MOS晶体管工艺是在半导体衬底上形成栅极结构之后，再于栅极结构相对两侧的衬底中形成轻掺杂漏极结构(lightly doped drain，LDD)。接着于栅极结构侧边形成侧壁子(spacer)，并以此栅极结构及侧壁子作为掩模，进行离子注入步骤，以于半导体衬底中形成源极/漏极区。而为了要将晶体管的栅极、源极与漏极适当电连接于电路中，因此需要形成接触插塞(contactplug)来进行导通。通常接触插塞的材质为钨(W)、铜等金属导体，然其与栅极结构、源极/漏极区等多晶或单晶硅等材质之间的直接导通并不理想；因此为了改善金属插塞与栅极结构、源极/漏极区之间的欧姆接触(Ohmicontact)，通常会在栅极结构、源极/漏极区的表面再形成一金属硅化物(silicide)。
目前大多是利用自对准金属硅化物(self-aligned silicide，salicide)工艺来形成金属硅化物；亦即在形成源极/漏极区之后，再形成一钴(Co)、钛(Ti)、镍(Ni)等金属层覆盖于源极/漏极区与栅极结构上方，然后进行一快速升温退火(RTA)工艺使金属层与栅极结构、源极/漏极区中的硅反应，形成金属硅化物来降低源极/漏极区的薄层电阻(sheet resistance)。
然而，以这个方式形成金属硅化物也会产生一些问题，就是在形成金属硅化物时，金属层中的金属原子会扩散进硅衬底中并消耗掉源极/漏极区中的硅来完成，不但原本源极/漏极区中的晶格结构会遭到破坏，甚至会导致源极/漏极区和硅衬底之间的PN结与硅化金属层间的距离过近会与源极/漏极区中的硅发生反应，并破坏部分源极/漏极区的部分结构，尤其在超浅结(ultra shallow junction，USJ)的设计中，甚至会造成金属硅化物与衬底直接接触，进而导致元件失效的状况。
请参照图1，图1与图2为现有制作自对准金属硅化物的工艺示意图。如图1所示，首先在衬底60上形成由栅极介电层62与栅极64所构成的栅极结构66之后，接着进行一离子注入步骤，以于衬底60中形成轻掺杂漏极结构70。随后于栅极结构66的侧壁形成衬垫层67及侧壁子68，并进行另一离子注入步骤，以于侧壁子68两侧的衬底60中形成源极/漏极区域72。然后进行一湿式清洗工艺，以去除栅极结构66与源极/漏极区域72表面的不纯颗粒或原生氧化物，并进行一除水气(degas)步骤来移除因湿式清洗工艺所形成的多余水气。随后，于衬底60表面溅镀一金属层74，例如一镍金属层，并覆盖在栅极64、侧壁子68、以及衬底60表面。如图2所示，接着进行一快速升温退火工艺(rapid thermal anneal，RTA)，使金属层74与栅极64以及源极/漏极区域72接触的部分反应成硅化金属层76。最后再利用一选择性湿式蚀刻，例如以NH4OH/H2O2/H2O或H2SO4/H2O2的混合溶液来去除未反应成金属硅化物的金属层74。
如上所述，为了避免晶体管的设计因元件集成度的增加而缩小之后所衍生的MOS短沟道效应(short channel effects)，并改善集成电路的内连线电阻值(interconnect resistance)，因此必须缩小晶体管的源极与漏极的结深度(junction depth)来制作含有金属硅化物的晶体管。然而在源极与漏极的结深度缩小的同时，若薄化源极与漏极上的金属硅化物的厚度，则可能会造成过高的内连线电阻值(interconnect resistance)与接触电阻(contact resistance)；但是若维持源极与漏极上的金属硅化物在一定厚度，则可能会导致源极/漏极区72和硅衬底60之间的PN结与硅化金属层76间的距离过近而使MOS晶体管发生诱发结漏电(junction leakage)。而且在进行硅化金属反应前的湿式清洗工艺所使用的溶剂也会对栅极与侧壁子之间的衬垫层造成侵蚀，使后续进行硅化金属反应时，硅化金属更容易接近沟道区域，而产生所谓“硅化镍导通(nickel silicide piping)效应”。
除此之外，部分的金属硅化物的热稳定性(thermal stability)不佳，即使还未进行快速升温退火处理之前，一开始在金属溅镀工艺中形成的初镀膜(as-deposition)也会由于产生等离子体的PVD反应室的工艺温度较高，或因为金属沉积前的除水气步骤的高温度而形成呈多晶状(polycrystalline)结构的金属硅化物，亦即当温度太高或高温处理时间稍长时，金属硅化物就会发生团块化(agglomeration)的现象，变成一块块不相联的团状物，导致薄层电阻(sheet resistance)的上升，甚至在后续的高温工艺中发生转换，消耗过多的硅，而在浅结上造成尖突(spiking)的现象或形成高电阻率(resistivity)的结构，例如低电阻率的硅化镍(NiSi)型态(约小于20μΩ-cm)会被转变成高电阻率的二硅化镍(NiSi2)型态(约50μΩ-cm)。
发明内容
因此本发明的主要目的在于提供一种改良的自对准金属硅化物工艺，以解决上述现有技艺的问题。
根据本发明，揭露了一种自对准金属硅化物(salicide)工艺。首先提供一衬底，且该衬底表面包括至少一硅导电层，然后对该衬底进行一除水气(degas)步骤，并对该衬底进行一冷却步骤；接着沉积一金属层于该衬底表面，且该金属层与该硅导电层表面相接触，然后进行一热工艺，以使接触该金属层的该硅导电层表面形成一硅化金属层，最后去除未反应的该金属层。
根据本发明，还揭露一种自对准金属硅化物工艺。首先提供一衬底，且该衬底表面包括至少一硅导电层，然后进行一第一低温沉积步骤，以于该衬底表面形成一金属层，且该金属层与该硅导电层表面相接触；接着进行一第二低温沉积步骤，以于该金属层表面形成一遮盖层，然后进行一快速升温退火工艺(RTA)，以使接触该金属层的该硅导电层表面形成一硅化金属层。最后去除未反应的该金属层以及该遮盖层。
本发明主要提供一种新工艺以减低热预算，并在形成自对准金属硅化物于衬底时，增进该自对准金属硅化物工艺在热预算上的稳定性，除了可减低现有金属硅化物因温度太高或高温处理时间稍长而发生团块化现象而导致薄层电阻上升，并同时能改进后续因高温工艺中发生转换，消耗过多的硅而在浅结上造成尖突现象或低电阻率的硅化镍(NiSi)型态会被转变成高电阻率的二硅化镍(NiSi2)型态的问题。
图1与图2为现有制作自对准金属硅化物的工艺示意图；图3至图5为本发明的自对准金属硅化物工艺应用在MOS晶体管的工艺示意图；图6为本发明制作一具有硅化金属的晶体管元件的流程示意图。
主要元件符号说明60 衬底 62 栅极介电层64 栅极 66 栅极结构67 衬垫层68 侧壁子70 轻掺杂漏极结构72 源极/漏极区域74 金属层76 硅化金属层100 衬底 102 栅极介电层104 栅极 106 栅极结构107 衬垫层 108 侧壁子110 轻掺杂漏极结构 112 源极/漏极区域114 金属层 116 遮盖层118 硅化金属层161～164流程方法具体实施方式
请参照图3至图5，图3至图5为本发明的自对准金属硅化物工艺应用在MOS晶体管的工艺示意图。如图3所示，首先提供一衬底100，例如一晶片(wafer)或硅覆绝缘(SOI)衬底，且衬底100表面具有至少一由单晶硅、多晶硅或外延硅所组成的硅导电层(未图示)。其中，该硅导电层可针对不同产品需求与工艺设计而包括有栅极、源极/漏极区域、字线或电阻等结构，在本发明图3至图5的优选实施例中是以MOS晶体管的栅极结构102与源极/漏极区域112进行说明。如图3所示，栅极结构102包括有栅极介电层102以及栅极104，且栅极介电层102是由二氧化硅等介电材料所构成，而栅极104则是由掺杂多晶硅(doped polysilicon)等导电材料所构成。
随后进行一轻掺杂离子注入工艺，利用栅极104作为一掩模并将一轻掺杂质(未图示)注入栅极104相对两侧的衬底100内，以于衬底100内形成源极/漏极延伸区域110。接着于栅极结构106周围侧壁形成一衬垫层107，例如一硅氧层，然后在衬垫层107上再形成一由氮硅化合物组成的侧壁子108。接着进行一重掺杂离子注入工艺，利用栅极104与侧壁子108作为一掩模并将一重掺杂质(未图示)注入衬底100内，以于衬底100中形成一掺杂浓度较高的源极/漏极区域112。紧接着进行一高温退火(thermal annealing)工艺，利用1000至1050℃的高温来活化衬底100内的掺杂质，并同时修补在各离子注入工艺中受损的衬底100表面的晶格结构。
接着进行一湿式清洗步骤(wet cleaning step)，用以清除残留于栅极104顶部与源极/漏极区域112表面的原生氧化物(native oxide)与其他不纯物质。然后在将衬底100置入一物理气相沉积(PVD)反应室之后，随即利用100℃至400℃的温度对衬底100进行一除水气(degas)步骤，用以去除湿式清洗步骤所残余于衬底100表面多余的水气。接着再进行一冷却步骤，例如利用一惰性气体或晶片冷却装置(wafer cooling chiller)与衬底100接触，用以冷却衬底100至一预定温度，例如50℃以下，且本发明的优选预定温度是室温。
接着利用原位(in-situ)沉积的方式，控制PVD反应室内的工艺温度在150℃以下，以于衬底100上溅镀一金属层114，并覆盖于栅极结构106、侧壁子108以及源极/漏极区域112表面，如图3所示。其中，金属层114是选自钨、钴、钛、镍、铂、钯、钼等或上述金属的合金。此外，由于部分的金属硅化物在形成之后，例如NiSi，常会造成极大的结漏电流，因此本发明可再利用一遮盖层来避免快速升温退火(RTA)工艺中的氧原子扩散进入，并改善在元件隔离区边缘的材料应力。如图4所示，持续维持该PVD反应室内的工艺温度低于150℃，并同时沉积一由钛或氮化钛所组成的遮盖层116于金属层114表面，以利用遮盖层116来抑制后续快速升温退火工艺时金属层114的氧含量，进而改善漏电流特性。
如图5所示，接着进行一快速升温退火工艺(RTA)，同样可利用原位(in-situ)升温的方式，将衬底100加热至大约200～400度。在进行加热步骤的同时，任何与金属层114所接触到的栅极104以及源极/漏极区域112表面将会反应并形成硅化金属层118。然后于快速升温退火处理后，再利用典型的湿蚀刻化学溶液，例如氨水、过氧化氢、盐酸、硫酸、硝酸、以及醋酸等混和溶液来进行一蚀刻步骤，用以移除未反应的金属层114以及遮盖层116。
由于本发明是将置于PVD反应室的衬底100，在完成100℃至400℃的除水气(degas)步骤之后，便先对衬底100进行一冷却至室温的步骤，然后维持该反应室的工艺温度低于150℃的条件下，依序沉积一由镍等原子所组成的金属层114以及钛或氮化钛所组成的遮盖层116，因此可大量减少初镀膜(as-deposition)于金属溅镀与沉积步骤中形成团块化(agglomeration)及薄层电阻(sheet resistance)上升的现象，进而减低浅结上发生尖突(spiking)的状况。除此之外，本发明在除水气(degas)之后的冷却步骤以及低温溅镀工艺，更可有效改善现有在进行金属沉积工艺中因温度过高而导致结发生漏电流的问题，并同时降低自对准金属硅化物的穿刺(spiking)以及导通(piping)等效应的产生。
综合上述说明，请参照图6，图6为本发明制作一具有硅化金属的晶体管元件的流程示意图。如图6所示，本发明的自对准金属硅化物(salicide)工艺可简述为下列步骤首先将一硅晶片衬底置于一工艺反应室中，例如一物理气相沉积(PVD)的工艺反应室，以进行一除水气步骤161，其中该工艺反应室的温度是介于100℃至400℃之间。接着进行一冷却步骤162，用以冷却该硅晶片衬底至一预定温度，例如50℃以下，且该优选预定温度是室温，藉以降低除水气步骤161而升高的晶片温度。然后控制工艺反应室内的温度于150℃以下，并进行一金属溅镀步骤163，以于该硅晶片衬底上形成一金属层，例如镍或镍合金金属层。最后，同样维持工艺反应室内的温度低于150℃的环境下，进行一沉积步骤164，用以形成一由钛或氮化钛所组成的顶盖层于镍金属层上。
相比于现有制作自对准硅化物的方法，本发明主要提供一种新工艺以减低热预算，并于形成自对准金属硅化物于衬底时，增进该自对准金属硅化物工艺在热预算上的稳定性，除了可减低现有金属硅化物因温度太高或高温处理时间稍长而发生团块化现象而导致薄层电阻上升，并同时能改进后续因高温工艺中发生转换，消耗过多的硅而在浅结上造成尖突现象或低电阻率的硅化镍(NiSi)型态会被转变成高电阻率的二硅化镍(NiSi2)型态的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种自对准金属硅化物工艺，包括下列步骤提供一衬底，且该衬底表面包括至少一硅导电层；对该衬底进行一除水气步骤；对该衬底进行一冷却步骤；沉积一金属层于该衬底表面，且该金属层与该硅导电层表面相接触；进行一热工艺，以使接触该金属层的该硅导电层表面形成一硅化金属层；以及去除未反应的该金属层。
2.如权利要求1所述的自对准金属硅化物工艺，其中该衬底包括晶片或硅覆绝缘衬底。
3.如权利要求1所述的自对准金属硅化物工艺，其中该硅导电层的组成包括单晶硅、多晶硅或外延硅，用来形成栅极结构、源极/漏极区域、字线或电阻。
4.如权利要求3所述的自对准金属硅化物工艺，其中该栅极结构还包括一栅极介电层、一多晶硅栅极以及至少一侧壁子设置于该多晶硅栅极的周围侧壁。
5.如权利要求1所述的自对准金属硅化物工艺，其中该除水气步骤的温度是介于100℃至400℃。
6.如权利要求1所述的自对准金属硅化物工艺，其中该冷却步骤是用来冷却完成该除水气步骤的该衬底至一预定温度。
7.如权利要求6所述的自对准金属硅化物工艺，其中该预定温度是低于50℃。
8.如权利要求7所述的自对准金属硅化物工艺，其中该预定温度的最佳温度为室温。
9.如权利要求1所述的自对准金属硅化物工艺，其中该金属层包括钨、钴、钛、镍、铂、钯、钼或上述金属的合金。
10.如权利要求1所述的自对准金属硅化物工艺，其中在形成该金属层之后，还包括形成一遮盖层的步骤，用以于该金属层表面上形成一遮盖层。
11.如权利要求10所述的自对准金属硅化物工艺，其中该遮盖层包括钛或氮化钛。
12.一种自对准金属硅化物工艺，包括下列步骤提供一衬底，且该衬底表面包括至少一硅导电层；进行一第一低温沉积步骤，以于该衬底表面形成一金属层，且该金属层与该硅导电层表面相接触；进行一第二低温沉积步骤，以于该金属层表面形成一遮盖层；进行一快速升温退火工艺，以使接触该金属层的该硅导电层表面形成一硅化金属层；以及去除未反应的该金属层以及该遮盖层。
13.如权利要求12所述的自对准金属硅化物工艺，其中该衬底包括一晶片或硅覆绝缘衬底。
14.如权利要求12所述的自对准金属硅化物工艺，其中该硅导电层的组成包括单晶硅、多晶硅或外延硅，用来形成栅极结构、源极/漏极区域、字线或电阻。
15.如权利要求14所述的自对准金属硅化物工艺，其中该栅极结构还包括一栅极介电层、一多晶硅栅极以及至少一侧壁子设置于该多晶硅栅极的周围侧壁。
16.如权利要求12所述的自对准金属硅化物工艺，其中该金属层包括钨、钴、钛、镍、铂、钯、钼或上述金属的合金。
17.如权利要求12所述的自对准金属硅化物工艺，其中该第一低温沉积步骤的温度是低于或等于150℃。
18.如权利要求12所述的自对准金属硅化物工艺，其中该遮盖层包括钛或氮化钛。
19.如权利要求12所述的自对准金属硅化物工艺，其中该第二低温沉积步骤的温度是低于或等于150℃。
20.如权利要求12所述的自对准金属硅化物工艺，其中在进行该第一低温沉积步骤之前，该方法还包括下列步骤对该衬底进行一清洗步骤；对该衬底进行一除水气步骤；以及对该衬底进行一冷却步骤。
21.如权利要求20所述的自对准金属硅化物工艺，其中该除水气步骤的温度是介于100℃至400℃。
22.如权利要求20所述的自对准金属硅化物工艺，其中该冷却步骤的温度是低于50℃，用来冷却完成该除水气步骤的该衬底至一预定温度。
23.如权利要求22所述的自对准金属硅化物工艺，其中该预定温度的最佳温度为室温。
全文摘要
本发明是揭露一种自对准金属硅化物(salicide)工艺。首先提供一表面包括至少一硅导电层的衬底。然后对该衬底进行一除水气(degas)步骤，并对该衬底进行一冷却步骤。接着沉积一金属层于该衬底表面，且该金属层与该硅导电层表面相接触。然后进行一热工艺，以使接触该金属层的该硅导电层表面形成一硅化金属层，最后去除未反应的该金属层。
文档编号H01L21/3205GK1937177SQ200510106939
公开日2007年3月28日 申请日期2005年9月22日 优先权日2005年9月22日
发明者张毓蓝, 谢朝景, 江怡颖, 陈意维, 洪宗佑, 李佳蓉 申请人:联华电子股份有限公司