像素结构电路及液晶显示电路的制作方法

本发明涉及液晶显示领域，特别是涉及一种像素结构电路及液晶显示电路。

背景技术：

8domain(8显示区域)像素结构已经成为大尺寸tv面板的像素设计趋势。其中8显示区域分别通过主显示区(主区)和子显示区(子区)，以及四种不同的导向膜形成。但是在高分辨率高刷新频率下，主区与子区的最佳公共电压的平衡始终是一个难点。现有的3t像素很难解决这个问题。

现有的3t(3个薄膜晶体管)像素结构电路，由于只有子区存在给公共电极的放电通路，会拉低子区的公共电压。从而使得子区公共电压无法达到最佳值。

因此，现有技术存在缺陷，急需改进。

技术实现要素：

本发明的目的在于提供一种像素结构电路及液晶显示电路，从而提高子区与主区的公共电压的平衡性。

为解决上述问题，本发明提供的技术方案如下：

本发明提供一种像素结构电路，其特征在于，包括：

一栅极线，其用于传输栅极电压；

一数据线，其用于传输数据电压；

第一公共线，其用于传输第一公共电压；

第二公共线，其用于传输第二公共电压；

第一主区场效应管，其源极与数据线连接，其栅极与栅极线连接，其漏极连接主区像素电容；

第二主区场效应管，其源极与第一主区场效应管的漏极连接并通过主区存储电容与第一公共线连接，其栅极与栅极线连接，其漏极通过主区分享电容与第二公共线连接；

第一子区场效应管，其源极与数据线连接，其栅极与栅极线连接，其漏极与子区像素电容连接；

第二子区场效应管，其源极与第一子区场效应管的漏极连接并通过子区存储电容与第二公共线连接，其栅极与栅极线连接，其漏极与第一公共线连接；

所述第一公共电压与第二公共电压不相等。

在本发明所述的像素结构电路中，包括第一主区像素电极以及第一主区公共电极；

所述第一主区像素电极与所述第二主区场效应管的源极连接，所述第一主区公共电极与所述第一公共线连接；

所述第一主区像素电极与所述第一主区公共电极形成所述主区存储电容。

在本发明所述的像素结构电路中，还包括第一子区公共电极以及第一子区像素电极；

所述第一子区公共电极与所述第二公共线连接，所述第一子区像素电极与所述第二子区场效应管的源极连接

所述第一子区公共电极以及第一子区像素电极形成所述子区存储电容。

在本发明所述的像素结构电路中，还包括主区金属层，所述主区金属层与所述第二主区场效应管的漏极连接，所述主区金属层与所述第一子区公共电极形成所述主区分享电容。

在本发明所述的像素结构电路中，还包括子区分享电容，所述第二子区场效应管的漏极通过所述子区分享电容与第一公共线连接。

在本发明所述的像素结构电路中，还包括子区金属层，所述子区金属层与所述第二子区场效应管的漏极连接，所述子区金属层与第一主区公共电极形成所述子区分享电容。

在本发明所述的像素结构电路中，所述第一主区场效应管、第二主区场效应管、第一子区场效应管以及第二子区场效应管均为薄膜晶体管。

本发明实施例还提供了一种液晶显示电路，包括像素结构电路，所述像素结构电路包括：

一栅极线，其用于传输栅极电压；

一数据线，其用于传输数据电压；

第一公共线，其用于传输第一公共电压；

第二公共线，其用于传输第二公共电压；

第一主区场效应管，其源极与数据线连接，其栅极与栅极线连接，其漏极连接主区像素电容；

第二主区场效应管，其源极与第一主区场效应管的漏极连接并通过主区存储电容与第一公共线连接，其栅极与栅极线连接，其漏极通过主区分享电容与第二公共线连接；

第一子区场效应管，其源极与数据线连接，其栅极与栅极线连接，其漏极与子区像素电容连接；

第二子区场效应管，其源极与第一子区场效应管的漏极连接并通过子区存储电容与第二公共线连接，其栅极与栅极线连接，其漏极与第一公共线连接；

所述第一公共电压与第二公共电压不相等。

在本发明所述的液晶显示电路中，包括第一主区像素电极以及第一主区公共电极；

所述第一主区像素电极与所述第二主区场效应管的源极连接，所述第一主区公共电极与所述第一公共线连接；

所述第一主区像素电极与所述第一主区公共电极形成所述主区存储电容。

在本发明所述的液晶显示电路中，还包括第一子区公共电极以及第一子区像素电极；

所述第一子区公共电极与所述第二公共线连接，所述第一子区像素电极与所述第二子区场效应管的源极连接

所述第一子区公共电极以及第一子区像素电极形成所述子区存储电容。

在本发明实施例提供的像素结构电路以及液晶显示电路中，通过设置与子区的第二公共线连接的主区分享电容，从而可以通过控制主区的第一公共线的第一公共电压与子区的第二公共线的第二公共电压不相同，从而调控主区与子区的维持电压的比例，具有提高主区与子区的公共电压的平衡性的有益效果。

附图说明

图1是本发明的一优选实施例中的像素结构电路的结构示意图。

图2是本发明的另一优选实施例中的像素结构电路的结构示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

在图中，结构相似的模块是以相同标号表示。

请参照图1，图1是本发明一优选实施例中的像素结构电路的电路原理图。该像素结构电路包括栅极线g、数据线d、第一公共线com1、第二公共线com2、第一主区场效应管t1、第二主区场效应管t2、第一子区场效应管t3以及第二子区场效应管t4。

其中，该栅极线g用于传输栅极电压，以控制该第一主区场效应管t1、第二主区场效应管t2、第一子区场效应管t3以及第二子区场效应管t4的导通与截止。

其中，该数据线d用于传输数据电压。其给第一主区场效应管t1以及第一子区场效应管t3提供数据电压。

其中，第一公共线com1用于传输第一公共电压vcom1，其与第一主区公共电极com1连接。

其中，第二公共线com2用于传输第二公共电压vcom2。

其中，第一主区场效应管t1的源极与数据线d连接，栅极与栅极线g连接，漏极连接主区像素电容clc1。主区像素电容clc1的另一端接入公共电压vcom。

其中，第二主区场效应管t2的源极与第一主区场效应管t1的漏极连接并通过主区存储电容cst1与第一公共线com连接，其栅极与栅极线g连接，其漏极通过主区分享电容cs与第二公共线com2连接。

其中，该第一子区场效应管t3的源极与数据线d连接，其栅极与栅极线g连接，其漏极与子区像素电容clc2连接。子区像素电容clc2的另一端接入公共电压vcom。

其中，该第二子区场效应管t4的源极与第一子区场效应管t3的漏极连接并通过子区存储电容cst2与第二公共线com2连接，其栅极与栅极线g连接，其漏极与第一公共线com1连接。

其中，实际应用中，该像素结构电路包括第一主区像素电极、第一主区公共电极、主区金属层、第一子区公共电极、第一子区像素电极。

该第一主区像素电极与第二主区场效应管t2的源极连接，第一主区公共电极与第一公共线com1连接；第一主区像素电极与第一主区公共电极形成该主区存储电容cst1。

该第一子区公共电极与第二公共线com2连接，第一子区像素电极与第二子区场效应管t4的源极连接，该第一子区公共电极以及第一子区像素电极形成了该子区存储电容cst2。

该主区金属层与第二主区场效应管t2的漏极连接，主区金属层与第一子区公共电极形成述主区分享电容cs。

在另一些实施例中，请参照图2，该像素结构电路还包括子区分享电容cs1。第二子区场效应管t4的漏极通过子区分享电容cs1与第一公共线com1连接。

实际应用中，该像素结构电路包括子区金属层，该子区金属层与第二子区场效应管t4的漏极连接，子区金属层与第一主区公共电极形成该子区分享电容cs1。

本发明实施例还提供了一种液晶显示电路，其包括多个上述实施例中的像素结构电路。该多个像素结构电路呈矩形阵列排布，同一行的像素结构电路的栅极线依次连接，同一列的像素结构电路的数据线依次连接。也即是，同一行的像素结构电路共用一条栅极线，同一列的像素结构共用一条数据线。

在本发明实施例提供的像素结构电路以及液晶显示电路中，通过设置与子区的第二公共线连接的主区分享电容，从而可以通过控制主区的第一公共线的第一公共电压与子区的第二公共线的第二公共电压不相同，从而调控主区与子区的维持电压的比例，具有提高主区与子区的公共电压的平衡性的有益效果。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。