专利名称：制造光掩模的方法
技术领域：
本发明涉及一种制造光掩模的方法，特别是通过在产品模(芯)片图样(形)各边形成划线或刻线(soribe lines)，在各角形成预定形状的图样，以及根据各个曝光图样测量误差能够容易地测量出包括曝光机的每个误差和光掩模的制造误差在内的全部误差。
在光掩模的传统制造方法中，光掩模图样是按照图1中在产品模片图样4的底边和右边形成划线或刻线2而制造的。但是采用这种已有技术制造光掩模的方法存在一些问题，即使用这种光掩模不能全面测出曝光机的刻线旋转误差所导致的图线不能对准，以及X轴和Y轴的步进误差，透镜弯曲误差，和由于光掩模的制造误差在半导体片上形成的图样误差。
本发明的一个目的是提供一种制造光掩模的方法，该方法在产品模片图样四边上形成划线，在产品模片图样的四角上形成预定形状的图样，能够容易地测量出包括曝光机的每个误差和光掩模的制造误差在内的全部误差。
为了实现上述目的，提供了一种制造光掩模的方法，包括以下步骤在产品模片图样四边上形成划线；在划线四角上形成微调图样(vernier patterns)，从而通过对互相重叠并且以预定次数曝光的微调图样显影，能测出包括曝光机的每个误差和光掩模的制造误差在内的全部误差。
本发明的其它目的、特征和特点以及相关部分的功用通过下面的详细说明，权利要求书以及附图，能够使本专业的普通技术人员清楚地理解。
如下图1是包括产品模片和划线的现有光掩模平面图；图2是本发明四边划线的光掩模平面图；图3是本发明光掩模各角的图样平面图；图4是本发明光掩模在半导体基片上的曝光图样。
以下参照附图，叙述本发明的优选实施例。
图2是本发明在四边上有划线的光掩模平面图，图3是本发明光掩模各角的微调图样平面图，而图4是本发明光掩模在半导体基片上形成的曝光图样。
在附图中，标号2是划线，4是产品模片图样。
如图2所示，在光掩模上，产品模片图样4的四边形成划线2，而如图3所示的四角具有同样形状的微调图样是用镀铬层实现的。每个微调图样包括正方形区域6和正方形带状区域8。阴影线区域表示覆盖铬层的部分。
在准备好上述光掩模以后，装有图4所示光掩模的曝光机分步进行曝光，在半导体片上形成图样。
使划线2互相重叠，重复行列方向等节距的步进曝光，在各个角形成的微调图样A、B、C和D互相重叠起来。
其后，曝光机的刻线旋转误差，X和Y轴步进误差，曝光机上安装的透镜的弯曲误差，以及由于光掩模的制造误差而在芯片上形成的图样误差均可以在芯片显影以后通过测量介于正方形区域6和正方形带状区域8之间X1、X2、Y1和Y2的长度而得出。
如图4所示，微调图样A、B、C和D分别互相重叠，且位于同一位置曝光。在这种情况下，各个曝光图样会显示出各种误差。所以，在芯片显影以后可以发现误差因素。而且，因为每一个微调图样A至D均在产品模片4的各角上构成，所以能发现最大误差因素。
根据以上详述，因为本发明的光掩模是通过在产品模片图样四边上形成划线，在四角上形成微调图样的方法制造的，所以，曝光机的刻线旋转误差，X和Y轴步进误差，透镜的弯曲误差，以及由于光掩模的制造误差在芯片上形成的图样误差均可以被发现。
以上就最实用和最优选的实施例对本发明予以描述。然而，本发明不受上述描述的限定，相反上述叙述在所附权利要求精神和范围内，还包括各种改动和等效的设计。
权利要求
1.一种制造光掩模的方法，其特征在于包括以下步骤在产品模片图样的四边上形成划线，在划线的四角形成微调图样，通过对互相重叠并采用光掩模以预定曝光次数进行曝光的微调图样进行显影，可完全测出曝光机的每个误差和光掩模的制造误差。
全文摘要
通过在产品模片图样四边上形成划线，并且在划线的四角上形成微调图样，制造光掩模。微调图样由正方形区域和正方形带状区域构成。采用光掩模对互相重叠并以预定曝光次数曝光的微调图样显影，全面得到各类误差值，即曝光机的刻线旋转误差，X轴和Y轴步进误差，透镜的弯曲误差，以及由于光掩模的制造误差而在芯片上形成的图样误差。
文档编号G03F1/00GK1143200SQ95102950
公开日1997年2月19日 申请日期1995年3月10日 优先权日1994年3月10日
发明者黄 俊 申请人:现代电子产业株式会社