”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0044]图1为一种ADS模式阵列基板的局部剖视示意图。如图1所示，在衬底基板上依次设置有薄膜晶体管100、钝化层200、公共电极300、平坦层400以及像素电极500。图1以该薄膜晶体管100采用底栅顶接触结构为例进行说明，S卩，该薄膜晶体管100包括栅极110、设置于栅极110上的栅绝缘层120、设置于栅绝缘层120上的有源层140、以及位于有源层140上且与有源层140接触的源极131和漏极132。
[0045]例如，如图1所示的阵列基板的制作过程可以包括以下步骤I?步骤8。
[0046]步骤1:通过第一次构图工艺(S卩，形成设定图案的工艺)，在衬底基板上形成栅极110和多条栅线(图1中未示出)。
[0047]步骤2:通过第二次构图工艺，形成覆盖栅极110和栅线的栅绝缘层120。
[0048]步骤3:通过第三次构图工艺，在栅绝缘层120上形成有源层140。
[0049]步骤4:通过第四次构图工艺，形成位于有源层140上并且与其接触的源极131和漏极132，以及多条数据线133。
[0050]步骤5:通过第五次构图工艺，形成覆盖源极131和漏极132的第一绝缘层200，以及位于第一绝缘层200中的第一绝缘层过孔。
[0051]步骤6:通过第六次构图工艺，在第一绝缘层200上形成公共电极300以及与公共电极300连接的公共电极线(图1中未示出)。
[0052]步骤7:通过第七次构图工艺，形成第二绝缘层400以及位于第二绝缘层400中的第二绝缘层过孔，第二绝缘层过孔与第一绝缘层过孔连通。
[0053]步骤8:通过第八次构图工艺，在第二绝缘层400上形成像素电极500，使像素电极500通过上述步骤5和7中形成的第一绝缘层过孔和第二绝缘层过孔与薄膜晶体管100的漏极132连接。
[0054]液晶显示器中设置有黑矩阵(Black Matrix，BM)，例如该黑矩阵与阵列基板上的栅线和数据线对应。在研宄中，本申请的发明人注意到，目前高PPI (Pixels Per Inch)产品由于增加开口率的需要，黑矩阵制作得较窄，但是目前用于将栅线/数据线与黑矩阵进行对位的设备的对位能力有限，这可造成对位偏差，形成串色。
[0055]图2a为一种阵列基板上的数据线、公共电极与像素电极的俯视示意图。如图2a所示，公共电极300可以为板状电极，设置于数据线133的上方，设置在公共电极300的上方的像素电极500为狭缝电极，像素电极500和公共电极300之间形成电场驱动液晶透光。数据线133上方的沿图2a中AA’方向的电场如图2b中的虚线所示；数据线133的两侧分别为像素a和像素b，假设将阵列基板与对置基板组装成液晶显示器之后，像素a对应红色滤光图案R，像素b对应绿色滤光图案G，如图2c所示，当液晶显示器中的黑矩阵向左(即a像素所在位置)偏移时，侧视角观看时能够透过b像素对应的滤光图案看到a像素透过的光，反之亦然。如果由于设备原因，针对黑矩阵与数据线之间的对位精度已经达到极限，则必须在设计上进行优化。
[0056]本发明的至少一个实施例提供一种阵列基板及其制作方法和显示装置。该阵列基板包括沿第一方向延伸的第一信号线以及位于第一信号线之上的公共电极；第一信号线为栅线或数据线；公共电极中设置有至少一个第一开口，至少一个第一开口与第一信号线在公共电极所在面上的正投影有重叠部分；并且，公共电极包括与第一信号线的正投影部分重叠的第一部分以及位于第一信号线的正投影之外的第二部分，第二部分与第一部分连接且同层设置。本发明实施例通过在数据线或栅线上方的公共电极中形成至少一个开口，将数据线或栅线两侧的像素之间的液晶打乱，使其不能顺利透光，以起到在阵列基板上增加部分黑矩阵的作用，从而减轻对位等因素造成的数据线或栅线两侧串色不良。
[0057]下面结合附图和具体实施例对本发明实施例提供的阵列基板及其制作方法和显示装置进行说明。
[0058]实施例一
[0059]如图3a和图3b所示，本实施例提供的一种阵列基板包括沿第一方向(如图3b中的箭头所示)延伸的第一信号线71 (例如数据线13c，如图3a所示)、以及位于第一信号线71之上的公共电极30，公共电极30中设置有至少一个第一开口 31，该至少一个第一开口31中的每个都与第一信号线71在公共电极30所在面上的正投影有重叠部分，即该至少一个第一开口 31中的每个都与公共电极30垂直交叠。
[0060]公共电极30包括与第一信号线71的正投影部分重叠的第一部分30a以及位于第一信号线71的正投影之外的第二部分30b，第二部分30b与第一部分30a连接且同层设置。BP，对应该第一信号线71的公共电极30包括一体形成的第一部分30a和第二部分30b。
[0061]本实施例以像素电极50与公共电极30异层设置为例进行说明。例如，本实施例提供的阵列基板可以为ADS模式阵列基板。在这种情况下，像素电极50可以为狭缝电极位于公共电极30之上，如图3a和图3b所示，公共电极30为板状结构。在这种情况下，本实施例提供的阵列基板可以包括一个整面的公共电极30 ;或者，该阵列基板也可以包括多个板状的公共电极30，每个公共电极30包括上述第一部分30a和第二部分30b。或者，例如，公共电极可以为狭缝电极位于板状的像素电极之上。
[0062]本实施例提供的阵列基板中还设置有薄膜晶体管10，图3a以该薄膜晶体管10采用底栅顶接触结构为例进行说明，即，该薄膜晶体管10包括栅极11、设置于栅极11上的栅绝缘层12、设置于栅绝缘层12上的有源层14、以及位于有源层14上且与有源层14接触的源极13a和漏极13b。像素电极50通过第一绝缘层20中的第一绝缘层过孔21和第二绝缘层40中的过孔41与漏极13b连接。当然，薄膜晶体管10也可以采用顶栅结构，即栅极11设置有有源层14的上方；或者，薄膜晶体管10也可以采用底接触结构，即源极13a和漏极13b设置于有源层14之下；此外，源极13a/漏极13b与有源层14之间还可以设置有绝缘层，并且源极13a和漏极13b通过该绝缘层中的过孔与有源层14接触。
[0063]本实施例提供，第一信号线71也可以为栅线，该栅线与栅极11同层设置。图3a仅以第一信号线71为与源极13a和漏极13b同层设置的数据线13c为例进行说明。
[0064]本实施例在公共电极30对应第一信号线71的位置处设置至少一个第一开口 31，使得公共电极30在每个第一开口 31边缘的位置处与该第一开口 31下方的第一信号线71形成电场，该电场为不规则电场，使得该第一开口 31处的液晶排布混乱，不具备透光能力，也就是所谓“暗区”。
[0065]图4a为图3中AA’方向的剖面示意图，图4b为图3b中BB’方向的剖面示意图。如图4a和4b所示，沿AA’方向，公共电极30与第一信号线71之间形成横向电场JftBB’方向，公共电极30与第一信号线71之间形成纵向电场。因此，每个第一开口 31所在位置处的电场方向各异，使得此处液晶排布混乱，形成暗区。这就相当于在盒内形成立体的屏障以隔开相邻的位于第一信号线两侧的两个像素，使彼此的光不相干扰，从而最大限度地避免侧视角时的串色不良。
[0066]需要说明的是，图3b仅以第一开口 31沿公共电极30所在面上的形状为矩形为例进行说明。当第一开口 31沿公共电极30所在面上的形状为其他形状时，公共电极30与第一信号线71之间形成的电场方向还可以沿其它方向。并且，第一开口的形状可以为任意形状。例如，第一开口 31的沿公共电