100 μπι，例如为30 μπι至50 μπι。或者，第二间隙312的宽度与测试垫109的宽度W的比值为0.01至0.25，例如为0.05至0.1。若此第二间隙312的宽度太宽，例如其宽于100 μ m，或其与测试垫109的宽度W比值大于0.25，则第二间隙312会占据过多测试垫109的面积，使导电层M的面积减少，造成电阻增加。然而，若此第二间隙312的宽度太窄，例如其窄于10 μ m，或其与测试垫109的宽度W比值小于
0.01，则此第二间隙312无法有效分隔区块302A与区块302B。
[0386]参见图12，该图为本发明又一实施例的测试垫的上视图。在图12所示的实施例中，第二区302的导电层也通过第二间隙312分隔成彼此分离的多个区块302A、302B。而此实施例与前述图11实施例的差别在于此实施例的第二间隙312对准第一间隙306以及线路内间隙310。
[0387]参见图13，该图为本发明另一实施例的测试垫的上视图。图13所示的实施例与前述图12实施例的差别在于第二区302的导电层通过三条第二间隙312分隔成彼此分离的四个区块302A、302B、302C与302D。此外，线路110具有两条线路内间隙310，且第一区300的导电层不具有第一间隙。
[0388]参见图14，该图为本发明另一实施例的测试垫的上视图。图14所示的实施例与前述图9及图11-图13实施例的差别在于第一区300的导电层并未环绕第二区302的导电层，而是设于第二区302的导电层的一侧。且第二区302的导电层通过六条第二间隙312分隔成彼此分离的七个区块302A、302B、302C、302D、302E、302F与302G。在其他实施例中，第二间隙312的形状不限于直线，也不限于上述实施例的划分方式，只要可以将第二区302的导电层分隔成彼此分离的数个区块即可。
[0389]综上所述，通过将驱动单元经由测试垫电连接至栅极驱动电路，可缩小线路于驱动单元中所占据的面积，解决当面板分辨率提高时所造成的驱动单元中线路空间不足的问题。此外，通过使用图案化测试垫，可将测试步骤后的腐蚀仅局限于图案化测试垫的部分区域内，以提升此显示装置的制作工艺可靠度及制作工艺良率。
[0390]本发明实施例提供一种显示装置，提高走线区内导线的集成度，以降低走线区于显示装置中所占据的面积，因此可在不增加显示装置尺寸的前提下，提升显示装置的分辨率。
[0391]此外，根据本发明实施例，本发明所述显示装置可还包含一第一导电圈位于显示区外侧，其由多个导电区块构成，可避免在显示装置制作过程中，静电累积而使显示装置受损。
[0392]再者，根据本发明实施例，本发明所述显示装置可还包含一第二导电圈位于显示区外侧，其中一框胶设置于该第二导电圈上且位于显示装置的外围边界内，可确保第二导电圈的抗静电放电能力。
[0393]首先，请参照图15，为本发明一实施例所述的显示装置100的上视图。该显示装置100包含一显示区104及一驱动单元106配置于一基板102之上。该显示装置100可为液晶显示器(例如为薄膜晶体管液晶显示器)、或是有机电激发光装置(例如为主动式全彩有机电激发光装置)。该显示区104具有多个像素(未绘示)，而该驱动单元106通过多个信号线组(signal line pairs) 110连接至该显示区104，提供信号至显示区110的多个像素以产生影像。其中，该显示区104及该驱动单元106之间以一走线区108(fanout area)相隔，而该多个信号线组110配置于该走线区108 (fanout area)内。其中，每一信号线组110包含一第一导线112与一第二导线114，且该第一导线112与该第二导线114彼此电性绝缘，并用于传递不同的信号。举例来说，位于该显示区104内的每一像素可由多个次像素(例如:红色次像素、蓝色次像素、及绿色次像素；或是红色次像素、蓝色次像素、绿色次像素、及白色次像素)所构成，而该多个信号线组I1的第一导线112与第二导线114则用于传递由驱动单元106所产生的信号至不同的次像素中。此外，在该走线区108内，每一信号线组110的该第一导线112与该第二导线114至少部分重叠。
[0394]仍请参照图15，该走线区108 (fanout area)可进一步被定义为由一第一线路区108a、一第二线路区108b、及一第三线路区108c所构成，其中该第一线路区108a与该显示区104相邻、该第三线路区108c与该驱动单元106相邻、以及该第二线路区108b位于该第一线路区108a与第三线路区108c之间。
[0395]根据本发明一实施例，在该第一线路区108a内任两相邻的该第一导线112及该第二导线114以一距离(即两者间最短的水平距离)Da相隔，而该第三线路区108c内任两相邻的该第一导线112及该第二导线114以一距离(即两者间最短的水平距离)Dc相隔。其中，该距离Da可介于约3 μπι至40 μπι之间、该距离Dc可介于约3 μπι至18 μπι之间、且该距离Da大于该距离Dc。
[0396]请参照图16Α，显示图15所述的显示装置沿切线Α-Α’的剖面结构示意图。由图16Α可得知，在该第二线路区108b内，该些信号线组110至少其中之一的该第一导线112可与该第二导线114重叠，以降低该第一导线112与该第二导线114投影于一水平面上的面积，增加走线区108的集成度。
[0397]仍请参照图16A，该第一导线112可配置于该基板102之上。一介电层116配置于该基板102之上，并覆盖该第一导线112。该第二导线114配置于该介电层116之上，且该信号线组110的该第一导线112与该第二导线114重叠。一保护层(passivat1n layer) 118配置于该介电层116之上，并覆盖该第二导线114。其中，该基板102可为石英、玻璃、硅、金属、塑胶、或陶瓷材料；该第一导线112及该第二导线114的材质可为单层或多层的金属导电材料(例如:铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、钼(Pt)、铱(Ir)、镍(Ni)、络(Cr)、银(Ag)、金(Au)、钨(W)、或其合金)、金属化合物导电材料(例如:包含铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、铂(Pt)、铱(Ir)、镍(Ni)、铬(Cr)、银(Ag)、金(Au)、钨(W)、镁(Mg)、或上述组合的化合物)、或其组合，且该第一导线112及该第二导线114的材质可为相同或不同；该介电层116的材质可为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合；以及，该保护层118的材质可为有机的绝缘材料(光感性树脂)或无机的绝缘材料(氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合)，可用来隔绝第一导线112及该第二导线114与空气或水气的接触。此外，根据本发明实施例，该第一导线112及该第二导线114具有倾斜的侧壁，请参照图16A，其中该侧壁与一水平面的夹角介于约15度至90度之间，且该第一导线其侧壁的倾斜幅度及该第二导线其侧壁的倾斜幅度相同或不同。
[0398]根据本发明实施例，该第一导线112的线宽Wl可介于约2 μπι至10 μπι之间、该第二导线114的线宽W2可介于约2μπι至ΙΟμπι之间、且该第一导线112的线宽Wl与该第二导线114的线宽W2可为相同(如图16Α所示)或是不同(如图16Β所示)。换言之，该第一导线112的线宽Wl与该第二导线114的线宽W2的比值可介于I至5之间。举例来说，请参照图16Β，该第一导线112的线宽Wl可大于该第二导线114的线宽W2。此外，请参照图16Α至图16Β，第一导线112及该第二导线114可完全重叠(即该第一导线112对于水平面的投影与该第二导线112对于水平面的投影完全重叠)。
[0399]根据本发明实施例，在该第二线路区108b内任两相邻的该第一导线112相隔一距离(即在该第二线路区108b内两相邻第一导线间最短的水平距离)D1，且在该第二线路区108b内任两相邻的该第二导线114相隔一距离(即在该第二线路区108b内两相邻第二导线间最短的水平距离)D2，其中该距离Dl可介于约2 μ m至30 μ m之间，而该距离D2可介于约2 μ m至30 μ m之间。
[0400]根据本发明实施例，在该第二线路区108b内，该第一导线112的线宽Wl与该距离Dl的总和(W1+D1)等于该第二导线114的线宽W2与距离D2的总和(W2+D2)。此外，该距离Dl与该距离Dl及该第一导线112的线宽Wl的总和(W1+D1)的比值(D1/(W1+D1))可介于0.1至0.66之间。当该比值(D1/(W1+D1)大于或等于0.1时，有利于后续形成于该第二线路区108b之上的一框胶(未绘示)于一固合制作工艺(由基板102施一能量)中完全固合；而当该比值(D1/(W1+D1)小于或等于0.66时，有利于该第二线路区108b内导线集成度的提高。
[0401]另一方面，该第一导线112及该第二导线114重叠部分的宽度W3(该第一导线112对于水平面的投影与该第二导线112对于水平面的投影的最小重叠宽度)与该第一导线112的线宽Wl的比值可介于0.3至I之间。换言之，在该第二线路区108b内，信号线组110的该第一导线112与该第二导线114可部分重叠(即该第一导线112对于水平面的投影与该第二导线112对于水平面的投影仅部分重叠)，如图16C所示，此时该第一导线112的线宽W1、该第二导线114的线宽W2、及该第一导线112及该第二导线114重叠部分的宽度W3符合以下公式:
[0402](ffl+W2-W3)/ffl ^ I
[0403]请参照图17，为本发明另一实施例所述的显示装置100的上视图。该显示装置100，除了包含该显示区104、该驱动单元106、及该走线区108外，可还包含一第一导电圈(conductive loop) 116，配置于基板102上且位于该显示区104外侧。如图17所示，该第一导电圈116可配置于该基板102上，并环绕该显示区104，并与该驱动单元106连接。该驱动单元106可提供一电压至该第一导电圈116，以使该第一导电圈116具有一参考电位。值得注意的是，该第一导电圈116于该走线区108会与该些信号线组110重叠，重叠部分可以由该第一导电圈116或该些信号线组110以其他导电层转层来避免短路，在此不多加详述。
[0404]根据本发明实施例，至少部分该第一导电圈116由多个第一导电区块202及多个第二导电区块204所构成，且该些第一导电区块202与该些第二导电区块204电连接，请参照图18A，显示图17所述的显示装置100的沿第一导电圈116切线B-B’的剖面结构示意图。根据本发明实施例，由多个第一导电区块202及多个第二导电区块204所构成的该第一导电圈116，配置于该显示区104与一第一轴X垂直的两侧(即与一第二轴Y平行的两侧)，值得注意的是，本实施例由于平行第一轴X的两侧配置多条数据线(未绘示)，若将该第一导电圈116由多个第一导电区块202及多个第二导电区块204构成较为不易，但并不以此为限。
[0405]由图18A可得知，该多个第一导电区块202可配置于该基板102上。一介电层206可配置于该基板102上，并覆盖该些第一导电区块202。该些第二导电区块204可配置于该介电层206上。一保护层(passivat1n layer) 208可配置于该介电层206上，并覆盖该些第二导电区块204。此外，多个第一贯孔205贯穿该介电层206及该保护层208，露出该第一导电区块202。多个第二贯孔207贯穿该保护层208，露出该第二导电区块204。一导电层210，配置于该保护层208之上，并填入该第一贯孔205及该第二贯孔207，以使该些数个第一导电区块202及该些的第二导电区块204通过该导电层210达成电性连结。
[0406]根据本发明实施例，该第一导电区块202及第二导电区块204的材质可为单层或多层的金属导电材料(例如:铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、铂(Pt)、铱(Ir)、镍(Ni)、铬(Cr)、银(Ag)、金(Au)、钨(W)、或其合金)、金属化合物导电材料(例如:包含铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、铂(Pt)、铱(Ir)、镍(Ni)、铬(Cr)、银(Ag)、金(Au)、钨(W)、镁(Mg)、或上述组合的化合物)、或其组合，且该第一导电区块202及第二导电区块204的材质可为相同或不同。根据本发明实施例，该第一导电区块202与该第一导线112可在相同制作工艺步骤中以相同材料形成；及/或，该第二导电区块204与该第二导线114可在相同制作工艺步骤中以相同材料形成。该介电层206的材质可为氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合，且该介电层206与该介电层116可在相同制作工艺步骤中以相同材料形成。该保护层208的材质可为有机的绝缘材料(光感性树脂)或无机的绝缘材料(氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、或上述材质的组合)，且该保护层208与该保护层118可在相同制作工艺步骤中以相同材料形成。此外，该导电层210可为一单层或多层的透明导电层，其材质可例如为氧化铟锡(ITO、indium tin oxide)、氧化铟错(IZO、indium zinc oxide)、氧化销错(AZO、aluminum zinc oxide)、氧化错(ZnO、zinc oxide)、二氧化锡(SnO2)、三氧化二铟(In2O3)、或上述的组合。
[0407]仍请参照图18A，为避免在显示装置制作过程中，由于静电累积而使显示装置100受损，该第一导电区块202的长度LI可介于约10 μπι至10000 μπι之间，以及该第二导电区块204的长度L2可介于约10 μπι至10000 μπι之间。此外，任两相邻第一导电区块202以一距离D3彼此分隔、任两相邻第二导电区块204以一距离D4彼此分隔、且任两相邻的第一导电区块202及第二导电区块204以一距离D5相隔。其中，该距离D3介于16 μπι至10ym之间、该距离D4介于16 μπι至100 μπι之间、以及该距离D5介于3 μπι至40 μπι之间。
[0408]根据本发明另一实施例，任两相邻的第一导电区块202可直接通过该第二导电区块204达成电连接。请参照图18Β，该多个第一导电区块202配置于该基板102上。该介电层206配置于该基板102上，并覆盖该些第一导电区块202。多个第三贯孔209贯穿该介电层206，露出该第一导电区块202。该些第二导电区块204配置于该介电层206上，并填入该第三贯孔209中，以使任两相邻的第一导电区块202及第二导电区块204部分重叠，因此不需额外形成该导电层210。
[0409]根据本发明其他实施例，请参照图18C，一平坦层212可进一步形成于该保护层208之上。多个第四贯孔211贯穿该介电层206、该保护层208、及该平坦层212，露出该第一导电区块202。多个第五贯孔213贯穿该保护层208及该平坦层212，露出该第二导电区块204。该导电层210形成于该平坦层212之上，并填入该第四贯孔211及该第五贯孔213，以使该些第一导电区块202及该些第二导电区块204通过该导电层210达成电性连结。其中，该平坦层212为一具有绝缘性质的膜层，可例如为介电材料、或光感性树脂。
[0410]请参照图19，为本发明其他实施例所述的显示装置100的上视图。该显示装置100，除了包含该显示区104、该驱动单元106、该走线区108、及该第一导电圈116外，还包含一第二导电圈(conductive loop) 118，配置于基板102上且位于该显不区104及该第一导电圈116外侧。如图19所不，该第一导电圈116可配置于该基板102上，环绕该显不区104，并与该驱动单元106连接。该第二导电圈118可作为一静电放电(ElectrostaticDischarge,ESD)防护单元，使静电突波无法直接损害位于显示区104内的像素。此外，一框胶120配置于该基板102之上，并覆盖部分该第二导电圈118。其中，该框胶120投影至该基板102的区域定义为封装区(未绘示)，而在该封装区内的第二导电圈118被该框胶120所覆盖。
[0411]该第二导电圈118的材质可为单层或多层的金属导电材料(例如:铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、铂(Pt)、铱(Ir)、镍(Ni)、络(Cr)、银(Ag)、金(Au)、钨(W)、或其合金)、金属化合物导电材料(例如:包含铝(Al)、铜(Cu)、钼(Mo)、钛(Ti)、铂(Pt)、铱(Ir)、镍(Ni)、铬(Cr)、银(Ag)、金(Au)、钨(W)、镁(Mg)、或上述组合的化合物)、或其组合。根据本发明一实施例，在形成该第一导电区块202及第二导电区块204时，可同时形成该第二导电圈118。此外，该框胶可为一树脂。
[0412]仍请参照图19，该显示装置100具有一外围边界122。在该封装区中，该框胶120与该外围边界122之间没有距离(距离为O)。请参照图20，显示图19所述的显示装置100沿切线C-C’的剖面结构示意图。由图20可知，该第二导电圈118与该外围边界122相隔一距离D6，且该框胶120设置于该第二导电圈118上且位于该外围边界122内(该第二导电圈118与该外围边界122之间的空间被该框胶12填满)。值得注意的是，该距离D6介于50-300 μπι，以防止第二导电圈118因水或空气而发生腐蚀现象，降低其静电放电(Electrostatic Discharge、ESD)防护能力。
[0413]为确保该第二导电圈118不会在形成框胶120时因制作工艺误差使得该第二导电圈118裸露于框胶120之外。图21为一显示装置母板201的示意图，该显示装置母板201经一切割制作工艺后形成图19所示的显示装置。如图21所示，在形成该框胶120于基板102上时，需将该框胶120覆盖于一预定切割道124上。因此，在沿该预定切割道124进行一切割制作工艺时(例如为单一或多重刀片的切割程序或激光切割程序)，可确保所得的显示装置100 (如图19所示)其外围边界与该框胶120之间没有距离(距离为O)。如此一来，该第二导电圈118框胶与该外围边界122相隔该距离D6。如图21所示，该框胶120可涂布至与该外围边界122接触。
[0414]此外，根据本发明一实施例，在形成该框胶120于基板102上时，即使该框胶120未涂布至与该外围边界122接触但所形成的框胶120仍覆盖于该预定切割道124上(请参照图22)，当沿该预定切割道124进行切割制作工艺时，仍可得到图19所示的显示装置100。
[0415]综上所述，本发明通过走线区内导线的集成度，降低走线区于显示装置中所占据的面积，因此可在不增加显示装置尺寸的前提下，提升显示装置的分辨率。此外，本发明所述显示装置可还包含一第一导电圈位于显示区外侧，其由多个导电区块构成，可避免在显示装置制作过程中，静电累积而使显示装置受损。再者，本发明所述显示装置可还包含一第二导电圈位于显示区外侧，其中一框胶设置于该第二导电圈上且位于显示装置的外围边界内，可确保第二导电圈的抗静电放电能力。
[0416]本发明实施例利用一设于显示像素区及框胶之间的间隔墙(photo spacer wall)以防止框胶接触显示像素区的液晶材料，使框胶与显示像素区之间的距离可更进一步的缩短以窄化显示装置的非显示区。
[0417]首先，参见图23A及图23B。图23A为本发明实施例的上视图，而图23B为沿着图23A的线段1B-1B所绘制的剖视图。如图23A所示，显示装置100包括第一基板101以及与此第一基板101相对设置第二基板103。此外，如图23A及图23B所示，此显示装...