D中仅用于例示目的而不具有功能意义。具体而言，可配置的多电极式像素CMEP_1_1包含点电极DE_1_2、DE_2_2、DE_1_3、以及DE_2_3。可配置的多电极式像素CMEP_1_2包含点电极DE_1_4、DE_2_4、DE_1_5、以及DE_2_5。可配置的多电极式像素CMEP_1_3包含点电极DE_1_6、DE_2_6、DE_1_7、以及DE_2_7。可配置的多电极式像素CMEP_2_3包含点电极DE_3_6、DE_4_6、DE_3_7、以及DE_4_7。可配置的多电极式像素CMEP_3_3包含点电极DE_5_6、DE_6_6、DE_5_7、以及DE_6_7。一般而言，一可配置的多电极式像素 CMEP_X_Y 包含点电极 DE_(2*X-1)_(2*Y)、DE_(2*X)_(2*Y)、DE_(2*X_1)_(2*Y+1)、以及 DE_(2*X)_(2*Y+1)。
[0032]在图4E中，可配置的多电极式像素CMEP_1_1包含点电极DE_2_1、DE_3_1、DE_2_2、以及DE_3_2。可配置的多电极式像素CMEP_1_2包含点电极DE_2_3、DE_3_3、DE_2_4、以及DE_3_4。可配置的多电极式像素CMEP_1_3包含点电极DE_2_5、DE_3_5、DE_2_6、以及DE_3_6。可配置的多电极式像素CMEP_2_3包含点电极DE_4_5、DE_5_5、DE_4_6、以及DE_5_6。可配置的多电极式像素CMEP_3_3包含点电极DE_6_5、DE_7_5、DE_6_6、以及DE_7_6ο 一般而言，一可配置的多电极式像素CMEP_X_Y包含点电极DE_ (2*X) _ (2*Y_1)、DE_(2*X+1)_(2*Y-1)、DE_(2*X)_(2*Y)、以及 DE_(2*X+1)_(2*Y)。如同图 4B 及图 4C 的多电极式像素，图4D及图4E中的各列可配置的多电极式像素垂直偏移一点电极并水平偏移一点电极。因此，图4D及图4E中的可配置的多电极式像素可被用于五点形交错。此外，本发明的某些实施例可利用可配置的多电极式像素的所有四种排列来显示一视讯流。
[0033]在根据本发明一实施例的光调变底板400中，使用一个像素控制电路来同时控制四个点电极。图5A为根据本发明一实施例的光调变底板400的一部分的不意图。图5A包含:像素控制电路 PCC_1_1、PCC_1_2、PCC_2_1、PCC_2_2、PCC_3_1、以及 PCC_3_2 ;点电极DE丄1、DE丄2、DE丄3、DE丄4、DE丄5、DE_2_1、...DE_7_4、以及 DE_7_5 ;点电极连接电路 DECC_H_1_1、DECC_H_1_2、DECC_H_1_3、DECC_H_1_4、DECC_H_1_5、DECC_H_2_1、…DECC_H_7_3、以及 DECC_H_7_4 ;以及点电极连接电路 DECC_V_1_1、DECC_V_1_2、DECC_V_1_3、DECC_V_1_4、DECC_H_2_1、…DECC_H_6_4、以及 DECC_H_6_5。由于图 5A 中的空间限制，每一点电极连接电路DECC_H_X_Y被绘制为一菱形并被标记为HXY，类似地，每一点电极连接电路DECC_V_X_Y被绘制为一菱形并被标记为VXY。在实际实施方案中，点电极将位于一第一平面上，该第一平面覆盖在像素控制电路及点电极连接电路上。此外，由于空间限制，未示出点电极连接电路的控制线。为清晰起见，包含图5B、图5C、图5D、以及图5E来分别例示图5B、图5C、图5D、以及图5E的可配置的多电极式像素的点电极连接电路的状态。具体而言，在图5B、图5C、图5D、以及图5E中，处于现用状态(即导电的)的点电极连接电路被涂有阴影，而处于非现用状态(即，不导电的)的点电极连接电路未涂有阴影。此外，在图5B及图5C中用大的正方形来表示可配置的多电极式像素。
[0034]像素控制电路PCC_1_1耦接至点电极DE_2_2，其中像素控制电路PCC_1_1为图4B、图4C、图4D、及图4E中可配置的多电极式像素CMEP_1_1的一部分。点电极连接电路DECC_V_2_1耦接于点电极DE_2_2与点电极DE_2_1之间。点电极连接电路DECC_H_1_2耦接于点电极DE_2_2与点电极DE_1_2之间。点电极连接电路DECC_H_1_1耦接于点电极DE_2_1与点电极DE_1_1之间。点电极连接电路DECC_V_1_1耦接于点电极DE_1_2与点电极DE_1_1之间。点电极连接电路DECC_V_2_2耦接于点电极DE_2_2与点电极DE_2_3之间。点电极连接电路DECC_H_2_2耦接于点电极DE_2_2与点电极DE_3_2之间。点电极连接电路DECC_H_2_3耦接于点电极DE_2_3与点电极DE_3_3之间。点电极连接电路DECC_V_3_2耦接于点电极DE_3_2与点电极DE_3_3之间。如图5B所示，对于奇数域而言，点电极连接电路DECC_H_1_1、DECC_H_1_2、DECC_V_1_1、以及DECC_V_2_1均被设置成现用状态(即，导电的)，进而使像素控制电路PCC_1_1能够控制点电极DE_1_1、DE_2_1、DE_1_2、以及DE_2_2。如图5C所示，对于偶数域而言，点电极连接电路DECC_H_2_2、DECC_H_2_3、DECC_V_2_2、以及DECC_V_3_2均被设置成现用状态(即，导电的)，进而使像素控制电路PCC_1_1能够控制点电极 DE_2_2、DE_3_2、DE_2_3、以及 DE_3_3。
[0035]像素控制电路PCC_2_1耦接至点电极DE_4_2，其中像素控制电路PCC_2_1为图5B、图5C、图以及图5E中可配置的多电极式像素CMEP_2_1的一部分。点电极连接电路DECC_V_4_1耦接于点电极DE_4_2与点电极DE_4_1之间。点电极连接电路DECC_H_3_2耦接于点电极DE_4_2与点电极DE_3_2之间。点电极连接电路DECC_H_3_1耦接于点电极DE_4_1与点电极DE_3_1之间。点电极连接电路DECC_V_3_1耦接于点电极DE_3_2与点电极DE_3_1之间。点电极连接电路DECC_V_4_2耦接于点电极DE_4_2与点电极DE_4_3之间。点电极连接电路DECC_H_4_2耦接于点电极DE_4_2与点电极DE_5_2之间。点电极连接电路DECC_H_4_3耦接于点电极DE_4_3与点电极DE_5_3之间。点电极连接电路DECC_V_5_2耦接于点电极DE_5_2与点电极DE_5_3之间。如图5B所示，对于奇数域而言，点电极连接电路DECC_H_3_1、DECC_H_3_2、DECC_V_3_1、以及DECC_V_4_1均被设置成现用状态(即，导电的)，进而使像素控制电路PCC_2_1能够控制点电极DE_3_1、DE_4_1、DE_3_2、以及DE_4_2。如图5C所示，对于偶数域而言，点电极连接电路DECC_H_4_2、DECC_H_4_3、DECC_V_4_2、以及DECC_V_5_2均被设置成现用状态(即，导电的)，进而使像素控制电路PCC_2_1能够控制点电极 DE_4_2、DE_5_2、DE_4_3、以及 DE_5_3。
[0036]—般而言，每一点电极连接电路DECC_H_X_Y耦接于点电极DE_X_Y与点电极DE_X+1_Y之间。每一点电极连接电路DECC_V_X_Y耦接于点电极DE_X_Y与点电极DE_X_Y+1之间。点电极像素控制电路PCC_X_Y耦接至点电极DE_2*X_2*Y。
[0037]对于与图4B对应的图5B的排列而言，若X为一奇数，则点电极连接电路DECC_H_X_Y为现用的。相反地，若Y为一奇数，则点电极连接电路DECC_V_X_Y为现用的。因此，对于图5B的排列而言，每一像素控制电路PCC_X_Y控制点电极DE_2*X_2*Y、DE_(2*X-1)_2*Y、DE_2*X_(2*Y-1)、以及 DE_(2*X-1)_(2*Y-1)。
[0038]对于与图4C对应的图5C的排列，若X为一偶数，则点电极连接电路DECC_H_X_Y为现用的。相反地，若Y为一偶数，则点电极连接电路DECC_V_X_Y为现用的。因此，对于图5C的排列而言，每一像素控制电路PCC_X_Y控制点电极DE_2*X_2*Y、DE_(2*X+1)_2*Y、DE_2*X_(2*Y+1)、以及 DE_(2*X+1)_(2*Y+1)。
[0039]对于与图4D对应的图K)的排列而言，若X为一奇数，则点电极连接电路DECC_H_X_Y为现用的。相反地，若Y为一偶数，则点电极连接电路DECC_V_X_Y为现用的。因此，对于图的排列而言，每一像素控制电路PCC_X_Y控制点电极DE_(2*X-1)_2*Y、DE_2*X_2*Y、DE_(2*X-1)_(2*Y+1)、以及 DE_2*X_(2*Y+1)。
[0040]对于与图4E对应的图5E的排列而言，若X为一偶数，则点电极连接电路DECC_H_X_Y为现用的。相反地，若Y为一奇数，则点电极连接电路DECC_V_X_Y为现用的。因此，对于图5E的排列而言，每一像素控制电路PCC_X_Y控制点电极DE_(2*X-1)_2*Y、DE_2*X_2*Y、DE_(2*X-1)_(2*Y+1)、以及 DE_2*X_(2*Y+1)。
[0041]在本发明的一个实施例中，二个状态控制线连接至各该点电极控制电路。状态控制线会表明应该使用可配置的多电极式像素四种排列中的哪一种(如由图5B-图5E所例示)。每一点电极控制电路包含一小的解码电路以判断是现用的还是非现用的。
[0042]然而，在本发明的其他实施例中，在每一点电极连接电路中包含一解码电路将需要过大的区域。因此，在使用点电极连接电路800的本发明的一实施例(其例示于图8中)中，将互补控制线选择性连接至点电极连接电路以便不需要解码单元。如以下更加详细的解释，图8中的点电极控制电路具有二个控制端子C及！ C。若在控制端子C上提供逻辑高并在控制端子！ C上提供逻辑低，则点电极控制电路800为现用的；否则，点电极控制电路800为非现用的。
[0043]在该实施例中，使用二对互补的控制线。为一致起见，将控制线V_CNTRL以及！ V_CNTRL用于点电极连接电路DECC_V_X_Y，并将控制线H_C