具有可配置的多电极式像素的光调变底板的制作方法
【技术领域】
[0001]本发明是关于显示技术。更具体而言，本发明是关于用于控制光调变元件、空间光调变器以及光源的数字底板(digital backplane)。
【背景技术】
[0002]微型显示器(micro-display)通常包含光调变底板以及一光调变单元或一发光单元。光调变单元包含例如娃基液晶(liquid crystal on silicon ；LC0S)以及数字微镜装置(digital micro mirror device ；DMD)等技术。发光单元包含例如有机发光二极管(organic light emitting d1des ；0LED)等技术。用于这些微型显示器中的技术亦可被用于制造较大的显示单元。
[0003]图1A及图1B例示一传统LCOS显示器100的一小部分。具体而言，图1B仅显示LCOS显不器100的24个像素。一般而言，一 LCOS显不器将具有成千上万个像素。图1A为显示器100沿图1B所示的A A’截取的剖视图。然而，图1B仅显示LCOS显示器100的一个层。
[0004]在图1A 中，一基板 110 支撑像素控制电路 PCC_1_1、PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、以及PCC_6_1。这些像素控制电路的上方为像素电极PE_1_1、PE_2_1、PE_3_1、PE_4_1、PE_5_1、以及PE_6_1。每一像素电极PE_X_Y均耦接至并受控于像素控制电路PCC_X_Y。因此，像素电极PE_1_1耦接至并受控于像素控制电路PCC_1_1。类似地，电极PE_2_1、PE_3_1、PE_4_1、PE_5_1、以及PE_6_1分别耦接至并受控于像素控制电路PCC_2_1、PCC_3_1、PCC_4_1、PCC_5_1、以及PCC_6_1。对于LCOS显示器100而言，像素电极是由一反射性导体制成以如以下所述反射入射光。如图1B所示，各偏振电极被排列成一矩形矩阵。为清晰起见，像素电极为PE_X_Y，其中X是指像素电极的行位置且Y是指像素电极的列位置。
[0005]基板110将亦包含各种逻辑电路以支援像素控制电路的运作。为清晰起见，在附图中省略这些逻辑电路，乃因这些被省略的逻辑电路在此项技术中众所已知而并非为本发明的一组成态样。基板100、像素控制电路、像素电极以及被省略的逻辑电路形成光调变底板。一光调变底板的一实例阐述于Guttag等人提出申请且名称为「数字底板(DigitalBackplane)」的美国专利第7，071，908号中，该专利以引用方式倂入本文中。一光调变底板的另一实例阐述于Guttag等人提出申请且名称为「具有存储减少器的空间光调制器(Spatial Light Modulator with Masking Comparators)」的美国专利第8，605，015号中，该专利以引用方式并入本文中。
[0006]LCOS显示器100的光调变单元包含一液晶层120、一配向层130、一透明共用电极层140、以及一保护玻璃层150。保护玻璃层150保护LCOS显示器100的其余部分，但一般不会调处入射光或反射光。透明共用电极层140与像素电极合作以调处液晶层120中的液晶。配向层130将液晶层120中的液晶配向以正确地调处入射光及反射光。液晶层120容纳由像素电极控制的液晶，以选择性地使入射偏振光穿过液晶层120。具体而言，当一像素电极被对应的像素控制电路充电至一「现用状态(active state)」时，偏振光可穿过像素电极上方的液晶层120的区域并被像素电极反射回去。然而，若像素电极是处于一非现用状态，则偏振光会被阻挡于像素电极上方的液晶层120的区域中。使用脉宽调变(pulsewidth modulat1n)来产生不同的对比度(contrast level)。对于彩色显示器而言，可将滤色片(color filter)包含于光调变单元或场色序法(field sequential color scheme)(即，快速循环经过三个不同的彩色光源)中。
[0007]自标准解析度视讯至高解析度视讯以及更高解析度视讯的转变已引起对更高解析度显示器的极大需求。然而，对于光调变底板而言，像素控制电路的尺寸正成为对光调变底板中像素密度的限制因素。因此，为使用传统的技术来制造更高解析度的光调变底板，必须增大光调变底板的整体尺寸。然而，增大光调变底板的尺寸将亦会增大成本及功耗。因此，需要提供一种能够制造高解析度光调变底板的方法或系统。
【发明内容】
[0008]因此，本发明利用可配置的多电极式像素来提供一种新颖的高解析度光调变底板。一可配置的多电极式像素在一第一域(field)中使用一第一组点电极(dotelectrode)，且在一第二域中使用一第二组点电极。在本发明的某些实施例中，一或多个专用点电极将会包含于该第一组点电极及该第二组点电极两者中。在本发明的一实施例中，一可配置的多电极式像素包含一像素控制电路、一专用点电极、一第一点电极、一第一点电极连接电路、一第二点电极、以及一第二点电极连接电路。该第一点电极连接电路耦接至该第一点电极以及该像素控制电路。类似地，该第二点电极连接电路耦接至该第二点电极以及该像素控制电路。该专用点电极直接耦接至该像素控制电路。在一第一域中，该第一点电极连接电路处于一现用状态(active state)，且该第二点电极连接电路处于一非现用(inactive state)状态。在一第二域中，该第一点电极连接电路处于该非现用状态，且该第二点电极连接电路处于一现用状态。因此，在该第一域期间，该可配置的多电极式像素使用该第一点电极及该专用点电极。相反地，在该第二域期间，该可配置的多电极式像素使用该第二点电极及该专用点电极。
[0009]在本发明的另一实施例中，该可配置的多电极式像素亦包含一第三点电极、一第四点电极、一第五点电极以及一第六点电极。一第三点电极连接电路将该第三点电极耦接至该像素控制电路。一第四点电极连接电路将该第四点电极耦接至该像素控制电路。一第五点电极连接电路将该第五点电极耦接至该像素控制电路，且一第六点电极连接电路将该第六点电极耦接至该像素控制电路。该第一点电极、该第三点电极、该第五点电极、以及该专用点电极形成一矩形。类似地，该第二点电极、该第四点电极、该第六点电极、以及该专用点电极亦形成一矩形。在该第一域期间，该可配置的多电极式像素使用该第一点电极、该第三点电极、该第五点电极以及该专用点电极。在该第二域期间，该可配置的多电极式像素使用该第二点电极、该第四点电极、该第六点电极以及该专用点电极。
[0010]根据以下的说明及附图，将会更全面地理解本发明。
【附图说明】
[0011]图1A至图1B例不一传统娃基液晶(LCOS)显不器的一部分。
[0012]图2A至图2C为对根据本发明一实施例的一光调变底板的一部分的例示。
[0013]图3为对根据本发明一实施例的一光调变底板的一部分的示意性例示。
[0014]图4A至图4C为对根据本发明一实施例的一光调变底板的一部分的例示。
[0015]图4D及图4E例示可配置的多电极式像素的其他排列。
[0016]图5A至图5E为对根据本发明一实施例的一光调变底板的一部分的示意性例示。
[0017]图6A至图6C为对根据本发明一实施例的一光调变底板的一部分的示意性例示。
[0018]图7为根据本发明一实施例的一像素控制电路的示意图。
[0019]图8为根据本发明一实施例的一点电极连接电路的示意图。
【具体实施方式】
[0020]如上所述，传统光调变底板的解析度受到像素控制电路尺寸的限制。然而，根据本发明实施例的光调变底板具有大于像素控制电路数目(number pixel control circuit)的有效解析度。将可配置的多电极式像素与交错(interlacing)方案一起使用，俾使一单一像素控制电路控制不同讯框中的不同像素。
[0021]如图2A所示，一光调变底板200包含呈一矩阵形式的数个点电极。这些点电极被标记为DE_X_Y，其中X是指点电极的行位置且Y是指点电极的列位置。图2A仅显示光调变底板200的一小部分。具体而言，例不7列及5行点电极。在光调变底板200中，每一点电极DE_X_Y具有一宽度大于高度的矩形形状。如图2B及图2C所示，光调变底板200使用新颖的可配置的多电极式像素以及一 bob交错来增大光调变底板200的有效解析度。在bob交错中，一视讯的一讯框被转变成数个域，这些域仅包含原始讯框的列数的一半。这些域为交替的偶数域及奇数域，其中这些偶数域包含一讯框的偶数列且这些奇数域包含一讯框的奇数列。这些交替的域对眼睛而言看起来为一完整讯框。图2B例示在奇数域期间可配置的多电极式像素的排列，且图2C例示在偶数域期间可配置的多电极式像素的排列。在图2B中，显示可配置的多电极式像素中的15个。为更佳地例示每一可配置的多电极式像素，每一可配置的多电极式像素的区域被涂有阴影；该阴影在图2B中仅用于例示目的而不具有功能意义。具体而言，可配置的多电极式像素CMEP_1_1包含点电极DE_1_1以及DE_1_2，可配置的多电极式像素CMEP_1_2包含点电极DE_1_3以及DE_1_4，可配置的多电极式像素CMEP_1_3包含点电极DE_1_5以及DE_1_6，可配置的多电极式像素CMEP_2_3包含点电极DE_2_5以及DE_2_6，可配置的多电极式像素CMEP_3_3包含点电极DE_3_5以及DE_3_6，可配置的多电极式像素CMEP_4_3包含点电极DE_4_5以及DE_4_6，可配置的多电极式像素CMEP_5_3包含点电极DE_5_5以及DE_5_6，且一般而言可配置的多电极式像素CMEP_X_Y包含点电极DE_X_2*Y以及DE_X_(2*Y-1)。对于偶数域而言，如图2C所示，可配置的多电极式像素CMEP_1_1包含点电极DE_1_2以及DE_1_3，可配置的多电极式像素CMEP_1_2包含点电极DE_1_4以及DE_1_5，可配置的多电极式像素CMEP_1_3包含点电极DE_1_5以及DE_1_6，可配置的多电极式像素CMEP_2_3包含点电极DE_2_6以及DE_2_7，