以及还有嵌入的控制序列。这些组件提供包括逻辑 电路的测试回路。该比较器比较源处的输入数据与PCA输出，并且测量该差异。这是该元 键2b被用于校正误差的第一点。如果该误差比设置的阈值大，则该比较器将该数据馈送到 该分类故障类型1模块，且在数据断面仪和提取器组件2中对照该元键2b检查该数据。该 过程是重复的，并且其目的是将该误差减少至阈值以下。当该误差变得小于所设置的阈值 时，现在减少后的但仍未压缩的数据被输出至以持续同源机4a(PHM)形式的二级数据减少 装置4。
[0056] 该PHM包括执行单纯逼近的裂缝复杂计算器、同源和群组计算器以及持续同源转 换器，参见图2中的4a。该PHM也包括二级保真度分析仪4b。现在以持续同源形式的减少 的数据输出在维度减少器中经历进一步的量减少。该第二维度减少器被包括在该二级保真 度分析仪4b内，该二级保真度分析仪4b还包括数据形态和与该一级保真度分析仪3b类似 的模块一起的指令序列模块。此次该保真度测量和改进处理与在该二级保真度分析仪4b 中查找元键2b的分类故障类型2模块和第二比较器类似。该第二比较器将该源数据与该 持续同源输出进行比较。这一级还将该数据减少至该源的1/50至1/1000。当该误差小于 阈值时，以持续同源形式的数据被输出至数据减少三级全息表示5以用于转换为全息图。
[0057] 该数据减少三级全息表示5包括最优拓扑数据表示，包含数据形态和指令序列， 该指令序列被输出至被称为拓扑边界表面（TBS)记录仪的读写（RW)小型化记录系统。该 TBS记录仪已经在其波动表面上写有该最优拓扑数据表示的内部投影。这类似于将被包 含在原始数据量中的所有信息内容包括至表面上，该过程类似于光学全息图的创建。然 而，该维度可以比光学系统大很多倍。与该源相比，现在该数据被进一步减少为1/1000至 1/100000。该数据全息图被数字地与该元键2b进行组合以再现具有最高可能保真度的数 据。
[0058] 通过该数据减少三级全息表示5中的数字多路复用器（mux)，减少的但仍未压缩 的该组合信号被输出至源编码压缩器6。该源编码压缩器6的设计是基于双精度浮点数据 源编码（压缩）系统的高吞吐量压缩，该系统由美国纽约14853号Ithaca的Cornell大学 的电子和计算机工程学院的Martin Burtscher和Paruj Ratanaworabhan开发。除了说明 使用此技术可实现实际上1 : 10的压缩之外，本文未进一步描述该源编码压缩器6的设 计。使用带源编码的IDH的可能的总减少可以是该源初始的100-1000000倍。减少后的压 缩数据通过高性能数据接口 7输出。
[0059] 上述数据减少利用基于如图4所详细示出的Intel?的Xeon?,处理器的架构而几 乎瞬间发生。其特征是高并行存储器子系统以进一步增强性能。可编程的"飞速（on the fly)"、FPGA是实现基于硬件的、依应用而定的性能的途径。例如，特定的IDH算法被优化 且被翻译为在运行时加载至该FPGA的代码。
[0060] 图1示出了目的地系统22。该目的地系统电子模块在图3中被示出为模块9。目 的地系统与由图2中的源技术和元键2b产生的全息图进行交互而不需要重构源数据。为 了重构源数据，需要与图2所示的类似的电子设备。通过图3中的高性能数据接口 8来访 问包括由图2的源技术和图2中的数据断面仪和提取器1中的元键2b产生的全息图的压 缩数据输入。该高性能数据接口 8连接至目的地子系统组件9。源编解码器9a的解码器模 块不压缩该信号（本质上是将其解码）并且该数字多路复用/解复用9b的解复用器模块 将该信号分解成元键9c、指令序列9d和数据形态9e。其他的组件是反馈元件9f、比较器 9g、控制器9i、聚合器9h和致动器9j。该致动器9j经由线9m输出控制命令。通过参考图 1在图3中统一化该致动器输出。对该输出的增加、移动和改变与/或扰动被聚合器9h聚 合且经由比较器9g而与该输入信号进行比较。差分被馈送至反馈元件9f。该差分包括指 令序列9d和数据形态9e、元键9c的与/或改变。随后该差分通过该多路复用器/解复用 器％、源编解码器9a和高性能数据接口 8反馈以更新该源数据系统，参见图1。
[0061] 就该源IDH系统而言，用于该目的地系统的架构基于如图5中所示的Intel?的 Xeon?处理器，但需要更少的处理器和存储器。
[0062] 应当理解，以上参考附图描述的本发明的实施例仅以示例的方式被提供，且修改 也是有效的。附图中示出的各个组件并未被限制于它们附图中的用途，且它们可用在其他 附图中以及在本发明的全部方面中。
【主权项】
1. 一种用于减少数据量的装置，其中该装置包括： (1) 源系统数据断面仪和提取器子系统，包括： a. 模糊逻辑控制器，包括模糊仪、推理和输出处理， b. 输出元键的类型减少器， c. 数据数字化仪，以及 d. 数据标准化仪； (2) -级数据减少子系统，包括： a. 具有协方差矩阵计算器和本征值计算器的两步主成分分析仪（PCA)，以及 b. -级保真度分析仪，包括： (i) 第一维度减少器， (ii) 残差分析分类器， (iii) 比较器，以及 (iv) 分类故障类型1模块； (3) 二级数据减少持续同源机（PHM)，包括： a. 执行单纯逼近的裂缝复杂计算器， b. 同源和群组计算器， c. 持续同源转换器， d. 二级保真度分析仪，包括： (i) 第二维度减少器， (ii) 数据形态， (iii) 指令序列， (iv) 分类故障类型2模块，以及 (V)第二比较器；以及 (4) 三级数据减少全息生产装置，包括： a. 最优拓扑数据表示，包含数据形态和指令序列， b. 被称为拓扑边界表面（TBS)记录仪的读写（RW)记录系统，，该记录系统在其波动表 面写有该最优拓扑数据表示的内部投影，以及 c. 具有全息图的元键的数字多路复用。2. 根据权利要求1所述的装置，该装置包括目的地系统，该目的地系统与全息图和元 键进行交互而永不需要重构源数据。3. 根据权利要求2所述的装置，其中该目的地系统包括： a. 源编解码器， b. 数字多路复用器/解复用器， c. 元键缓存， d. 指令序列缓存， e. 数据形态缓存， f. 反馈元件， g. 比较器， h. 控制器， i. 聚合器，以及 j. 执行器。
【专利摘要】一种用于减少数据量的装置，该装置包括：(1)源系统数据断面仪以及提取器子系统，包括：a.模糊逻辑控制器，包括模糊仪、推理和输出处理，b.输出元键(1b)的类型减少器，c.数据数字化仪(1c)，以及d.数据标准化仪(1c)；(2)一级数据减少子系统(2)，包括：a.具有协方差矩阵计算器和本征值计算器的两步主成分分析仪(PCA)，以及b.一级保真度分析仪(2b)，包括：(i)第一维度减少器，(ii)残差分析分类器，(iii)比较器，以及(iv)分类故障类型1模块；(3)二级数据减少持续同源机(3)(PHM)，包括：a.执行单纯逼近的裂缝复杂计算器，b.同源和群组计算器，c.持续同源转换器，d.二级保真度分析仪，包括：(i)第二维度减少器，(ii)数据形态，(iii)指令序列，(iv)分类故障类型2模块，以及(v)第二比较器；以及(4)三级数据减少全息产生装置(4)，包括：a.最优拓扑数据表示，包含数据形态和指令序列，b.被称为拓扑边界表面(TBS)记录仪的读写(RW)记录系统，该记录系统在其波动表面写有该最优拓扑数据表示的内部投影，以及c.具有全息图的元键的数字多路复用。
【IPC分类】H03M7/30, G03H1/08
【公开号】CN105164590
【申请号】CN201480017014
【发明人】G·J·弗兰果
【申请人】潘特阿克特28有限公司
【公开日】2015年12月16日
【申请日】2014年3月11日
【公告号】WO2014147362A1