阵列基板及其制备方法、显示面板和显示装置的制造方法
【技术领域】
[0001] 本发明涉及显示技术领域，具体地，涉及一种阵列基板及其制备方法、显示面板和 显示装置。
【背景技术】
[0002] TFT-IXD的显示面板包括阵列基板和彩膜基板，其中，阵列基板上一般制备有薄膜 晶体管、像素电极，以及栅线、数据线等信号线；在一些情况下，也会把公共电极和公共电极 线制备在阵列基板上。
[0003] 薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极。在制备阵列基板的薄膜 晶体管时，一般地，按照栅极一栅极绝缘层一有源层一源极和漏极的次序依次形成上述各 图形；在将源极和漏极的图形制备完成之后，通常还要继续形成一层绝缘钝化层（PVX层）， 并形成贯穿该PVX层的过孔，所述过孔使薄膜晶体管的漏极暴露出来，以便在制备像素电 极时，使所形成的像素电极的图形能够通过所述过孔与漏极连接。
[0004] 在上述现有的制备阵列基板的过程中，需要形成贯穿PVX层的过孔，以使像素电 极与漏极连接，这样就需要增加一道用以形成过孔的工序，导致物料耗费的增加，以及工艺 时间的延长，从而会导致成本升高，生产效率降低。同时，像素电极通过过孔与漏极连接，对 制备像素电极的工艺要求更高，从而导致产品良率的降低。此外，所述过孔还会导致阵列基 板上段差的增加，降低阵列基板上各图形的平整度，这样会在形成取向膜的过程中，导致取 向不良，最终影响TFT-IXD的显示效果。
【发明内容】
[0005] 本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及其 制备方法、显示面板和显示装置，其可以减少制备工艺过程中的工序，降低成本，提高生产 效率，以及还可以提高产品良率，同时，还可以改善阵列基板表面图形的平整度，减少形成 取向膜的过程中发生取向不良的概率，最终提高显示效果。
[0006] 为实现本发明的目的而提供一种阵列基板的制备方法，其包括：
[0007] 形成栅极、栅极绝缘层、有源层、源漏极层的图形；
[0008] 在所述源漏极层上形成一层透明电极层；
[0009] 通过刻蚀工艺，根据所述源漏极层形成源极和漏极的图形，以及，根据所述透明电 极层，形成像素电极的图形；所述像素电极与所述漏极直接接触。
[0010] 其中，所述阵列基板的制备方法还包括：
[0011] 在所形成的像素电极的图形上，形成钝化层。
[0012] 其中，所述阵列基板的制备方法还包括在形成所述栅极、栅极绝缘层、有源层和源 漏极层的图形之前：
[0013] 形成公共电极层的图形，所述公共电极层包括公共电极和公共电极线；以及
[0014] 在所形成的公共电极层的图形上形成绝缘层；
[0015] 在所形成的绝缘层中制备过孔；所述过孔的下方为公共电极线；
[0016] 其中，在形成栅极图形的步骤中，同时形成公共电极保留部的图形，所述公共电极 保留部位于所述公共电极线的上方并与所述公共电极线通过所述过孔连接；
[0017] 且所述公共电极保留部的上表面和所述绝缘层的上表面位于同一平面。
[0018] 其中，所述绝缘层包括至少一层绝缘结构，每层绝缘结构包括一层非晶硅层和一 层氮化娃层。
[0019] 作为另一个技术方案，本发明还提供一种阵列基板，所述阵列基板采用本发明提 供的上述阵列基板的制备方法制备。
[0020] 作为另一个技术方案，本发明还提供一种显示面板，所述显示面板包括本发明提 供的上述阵列基板。
[0021] 其中，所述显示面板还包括背光模组和彩膜基板，由背光模组射出的光线依次通 过所述彩膜基板和所述阵列基板，并从所述阵列基板射出。
[0022] 作为另一个技术方案，本发明还提供一种显示装置，所述显示装置包括本发明提 供的上述显示面板。
[0023] 本发明具有以下有益效果：
[0024] 本发明提供的阵列基板的制备方法，其像素电极和TFT结构的漏极直接搭接在一 起，不需要在绝缘层中形成过孔，这样一方面省去了一道光刻工序，从而降低物料成本，提 高生产效率；另一方面，在此情况下，像素电极和漏极之间的连接结构更加简单，降低了形 成像素电极的图形的工艺难度，可以提高产品良率。此外，像素电极和漏极之间不通过绝缘 层中的过孔连接还可以在一定程度上降低阵列基板各图形表面的段差，改善阵列基板表面 图形的平整度，从而避免在后续的取向膜制备工艺中，降低取向不良发生的概率，最终提高 显示效果。
[0025] 本发明提供的阵列基板，其采用本发明提供的上述阵列基板的制备方法制备，可 以减少制备显不基板所需的工序，提尚阵列基板的生广效率，以及提尚广品良率，同时，还 可以在一定程度上改善阵列基板表面图形的平整度。
[0026] 本发明提供的显示面板和显示装置包括本发明提供的阵列基板，可以减少制备工 艺过程中的工序，提尚生广效率，以及提尚广品良率，同时，还可以在一定程度上改善显不 效果。
【附图说明】
[0027] 附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具 体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
[0028] 图1为本发明实施方式中阵列基板的制备方法的流程图；
[0029] 图2为形成栅极的图形的示意图；
[0030] 图3为形成的栅极绝缘层的图形的示意图；
[0031] 图4为形成的有源层和源漏极层的图形的示意图；
[0032] 图5为形成的ΙΤ0材料层的示意图；
[0033] 图6为形成的像素电极及源极、漏极的示意图；
[0034] 图7为形成在像素电极上的绝缘层的示意图；
[0035] 图8为形成的透明电极层的示意图；
[0036] 图9为形成在透明电极层上的绝缘层的示意图。
[0037] 其中，附图标记：
[0038] 10 :栅极/栅线；11 :栅极绝缘层；12 :有源层；13 :源漏极层；14 :像素电极；15 :钝 化层；20 :公共电极层；21 :绝缘层；22 :公共电极保留部；130 :源极；131 :漏极。
【具体实施方式】
[0039] 以下结合附图对本发明的【具体实施方式】进行详细说明。应当理解的是，此处所描 述的【具体实施方式】仅用于说明和解释本发明，并不用于限制本发明。
[0040] 本发明提供一种阵列基板的制备方法的实施方式。图1为本发明实施方式中阵列 基板的制备方法的流程图。如图1所示，所述阵列基板的制备方法包括：
[0041] 1)形成栅极（栅线）10、栅极绝缘层11、有源层12、源漏极层13的图形，获得薄膜 晶体管（TFT)结构。
[0042] 具体地，在步骤1)中，可以按照以下步骤①~④的顺序依次形成TFT结构中的各 图形：
[0043] ①形成栅极（栅线）10的图形，如图2所示。
[0044] 步骤①中，通过沉积一涂胶一曝光一显影一刻蚀一除胶等工艺，在玻璃基板上形 成栅极和栅线的图形。在图2中，A区为阵列基板上待形成TFT结构的区域，B区为待形成 栅线和公共电极的区域（后文的图3、图7~图9中与此相同）。
[0045] ②形成栅极绝缘层11的图形，如图3所示。
[0046] 步骤②中，通过沉积工艺，在已形成的栅极和栅线上形成一层栅极绝缘层11的图 形。
[0047] ③形成有源层12的图形。
[0048] 步骤③中，通过沉积一涂胶一曝光一显影一刻蚀一除胶等工艺，在栅极绝缘层11 上与已形成的栅极10对应的区域，即TFT结构的沟道区形成有源层12的图形。
[0049] ④形成源漏极层13的图形，如图4所示。
[0050] 步骤④中，通过沉积一涂胶一曝光一显影一刻蚀一除胶等工艺，在已形成的有源 层12图形上形成源漏极层13的图形。具体地，在该步骤中的刻蚀工艺中，可以在TFT结构 的沟道区保留源漏极材料，即，在该步骤中，源极和漏极是连接成一体的，暂不形成单独的 源极和漏极。
[0051] 2)在所形成的源漏极层13上形成一层透明电极层；并通过刻蚀工艺，根据所述透 明电极层，形成像素电极14的图形，如图5和图6所示。
[0052] 步骤2)中，通过沉积工艺在已形成的源漏极层13的表面沉积一层透明导电材料， 例如氧化铟锡（ΙΤ0)，而后在该ΙΤ0材料层表面涂覆一层光刻胶，进行曝光工艺，在显影后， 进行刻蚀工艺，在栅线和数据线（与源漏极层13同步制备和形成）限定的每个像素区内形 成一个像素电极14的图形，且该像素电极14的图形与源漏极层13的漏极区在垂直方向上 有重叠区域，以使所制备的阵列基板中的像素电极14与漏极直接接触。
[0053] 在步骤2)的刻蚀工艺中，除了对ΙΤ0材料层进行刻蚀外，还需要在ΙΤ0材料层被 刻蚀后在TFT结构的沟道区暴露出来的源漏极材料进行刻蚀，即，根据源漏极层13的图形， 通过刻蚀工艺形成源极130和漏极131 ;以及将源漏极层13刻蚀后，对下方进一步暴露出 来的有源层12进行部分刻蚀（不将有源层12刻穿）。
[0054] 所