光掩模坯的制作方法
【技术领域】
[0001] 本发明涉及作为光掩模的原料的光掩模还（photomask blank)，该光掩模用于半 导体集成电路、电荷耦合器件（CCD)、液晶显示器（LCD)滤色器、磁头等的微细加工。
【背景技术】
[0002] 在最近的半导体加工技术中，向大规模集成电路的更高集成的趋势尤其对电路图 案的微型化产生不断增长的需求。对于构建电路的配线图案的尺寸的进一步减小以及对于 用于构建单元的层间连接的接触孔图案的微型化的需求不断增加。因此，在形成这样的配 线图案和接触孔图案的光刻法中使用的带有电路图案的光掩模的制造中，也需要能够进行 更精细电路图案的精确写入的技术以满足微型化需求。
[0003] 为了在光掩模基板上形成更高精度的光掩模图案，最优先的是在光掩模坯上形成 高精度抗蚀剂图案。由于在实际加工半导体基板中采用的光刻法包括缩小投影（reduction pro jection)，光掩模图案具有实际需要的图案尺寸的约4倍的尺寸，但精度要求并没有相 应地缓和。反而要求作为原型的光掩模具有比曝光后获得的图案精度高的精度。
[0004] 进而，在目前盛行的光刻法中，被写入的电路图案具有比使用的光的波长小得多 的特征尺寸。如果使用只为电路特征的四倍放大率的光掩模图案，由于在实际的光刻操作 中发生的光学干涉等的影响，无法将完全对应于光掩模图案的形状转印于抗蚀剂膜。为了 减轻这些影响，一些情况下，要求将光掩模图案设计为比实际的电路图案更复杂的形状， 即，通过应用所谓的光学近邻效应修正（0PC)等而得到的形状。因此，目前，用于得到光掩 模图案的光刻技术也要求更高精度的加工方法。有时用最大分辨率表示光刻性能。关于分 辨率限度，要求光掩模加工步骤中涉及的光刻法具有如下的最大分辨率精度，其等于或大 于使用光掩模的半导体加工步骤中涉及的光刻法所必需的分辨率限度。
[0005] 由在透明基板上具有光学膜（例如，遮光膜或相移膜）的光掩模坯，通常通过在该 坯上涂布光致抗蚀剂膜，使用电子束写入图案，和显像以形成抗蚀剂图案，从而形成光掩模 图案。使用得到的抗蚀剂图案作为蚀刻掩模，于是将该光学膜蚀刻成光学膜图案。在将光 学膜图案微型化的尝试中，如果以与微型化尝试前的现有技术相同的水平保持抗蚀剂膜的 厚度的同时进行加工，称为纵横比的膜厚度与特征宽度之比变得较高。结果，使抗蚀剂图案 轮廓劣化以防止有效的图案转印，一些情况下，能够发生抗蚀剂图案坍塌或剥离。因此，需 要根据微型化的程度来使抗蚀剂膜的厚度减小。但是，随着抗蚀剂膜变得较薄，在光学膜的 干蚀刻的过程中抗蚀剂图案更容易损坏，不希望地导致转印的图案的尺寸精度的降低。
[0006] 使用较薄的抗蚀剂膜制备高精度光掩模的一种已知的方法包括形成与光学膜 (例如，遮光膜或半色调相移膜）分开的膜作为加工辅助膜。具体地，在抗蚀剂膜与光学膜 之间形成硬掩模膜（hard mask film)，将抗蚀剂图案转印于该硬掩模膜，然后使用得到的 硬掩模图案进行光学膜的干蚀刻。JP-A 2007-241060(专利文献1)公开了采用其形成较精 细图案的例示方法。为了建立较精细的光刻技术，尽管较薄的膜，遮光膜由能够遮蔽ArF准 分子激光的硅化合物和过渡金属的材料形成，并且将铬系材料膜用作用于加工遮光膜的硬 掩模膜，由此较高精度的加工变得可能。JP-A 2010-237499(专利文献2)也公开了与专利 文献1同样构成的光掩模，其中硬掩模膜为多层结构以致可使其沉积过程中引入的应力减 轻以由此防止光掩模的制备过程中加工精度的任何降低。
[0007] 引用列表
[0008] 专利文献 1 :JP-A 2〇〇7_241〇 6〇
[0009] 专利文献 2 :JP-A 2010-237499
[0010] 专利文献 3 :JP-A H07-140635
【发明内容】
[0011] 根据浸入式光刻法、双重图案化法等的引入，确实地将使用ArF准分子激光的光 刻法的技术的寿命周期延长到作为半导体加工标准的20-nm结点（node)。存在ArF光刻法 将应用于更精细结构的可能性。对于形成这样的精细图案的光掩模，自然使允许的误差减 小并且高精度图案化是必要的。为了形成较精细的图案，转而必须使抗蚀剂膜较薄。于是 使用硬掩模膜的掩模加工技术变得更为有用，可能需要其进一步改进。
[0012] 例如，使用抗蚀剂图案对硬掩模膜自身加工时，重要的考虑之一是改善加工精度。 在其下方的膜的蚀刻时，也将铬系材料的硬掩模膜蚀刻，以使厚度逐渐减小。如果在将其下 方的膜形成为所需的图案前硬掩模膜消失，则会将在硬掩模膜下方的所需图案中残留的膜 部分蚀刻掉，以致不能形成所需的图案。
[0013] 为了确保在使其下方的膜的目标蚀刻刚完成时以一定的厚度使硬掩模膜残留，可 考虑增加硬掩模膜的厚度。但是，如在用于加工20-nm结点图案的光掩模的制造中那样，待 形成的图案包括较精细特征时，必须使用具有较小厚度的硬掩模膜。此外，硬掩模膜的厚度 的增加导致例如图案坍塌的问题。因此，厚的硬掩模膜不适合需要精细加工的光掩模的制 造。
[0014] 另一方法是提高硬掩模膜的耐蚀刻性。为了提高耐蚀刻性，需要降低铬系材料硬 掩模的氧含量。但是，氧含量的降低倾向于使膜应力增加。
[0015] 而且，将多个光掩模用于形成器件的多层结构时，需要高重叠精度。此外，随着图 案微型化发展，应提高重叠精度。
[0016] 但是，在硬掩模膜中产生应力时，产生下述问题。通过对光掩模坯进行步骤例如 用抗蚀剂涂布、曝光、显像、蚀刻和抗蚀剂的剥离来进行硬掩模膜的图案化时，使硬掩模膜 中存在的膜应力部分地释放，导致通过使用该硬掩模图案进行下方的膜的蚀刻中应变的产 生。结果，在最终得到的光掩模图案中产生应变。如果光掩模中存在这样的应变，则使光掩 模的图案位置精度降低。
[0017] 因此，本发明的目的在于提供具有铬系材料的薄膜的光掩模坯，该铬系材料的薄 膜具有高的耐蚀刻性和低的膜应力并且在蚀刻中用作硬掩模膜等。
[0018] 本发明人发现，将含有选自由氮、氧、碳和氢组成的组中的至少一种的铬系材料 膜用作硬掩模膜时，该铬系材料膜为硬掩模膜，表示氯系干蚀刻中该铬系材料膜的每单位 膜厚度的蚀刻速率（etching rate)的A与表示该氯系干蚀刻中只由络组成的膜的每单位 膜厚度的蚀刻速率的B之比（A/B)在0.7-0. 9的范围内时，并且在具有152mm见方尺寸 (square dimensions，方形尺寸）和6. 35mm厚度的石英基板上形成该络系材料膜，并且在 至少150°C的温度下进行热处理历时至少10分钟时，该铬系材料膜具有对应于70nm以下的 翘曲量的拉伸应力或压缩应力时，能够提供具有耐蚀刻性提高且膜应力降低的铬系材料的 硬掩模膜的光掩模还。
[0019] 因此，一个方面中，本发明提供光掩模坯，其包括石英基板和在该石英基板上形成 的铬系材料膜，该铬系材料膜含有选自由氮、氧、碳和氢组成的组中的至少一种。该铬系材 料膜为硬掩模膜，并且该铬系材料膜具有〇. 7-0. 9的范围内的表示氯系干蚀刻中该铬系材 料膜的每单位膜厚度的蚀刻速率的A与表示氯系干蚀刻中只由铬组成的膜的每单位膜厚 度的蚀刻速率的B之比（A/B)，在具有152mm方形尺寸和6. 35mm厚度的石英基板上形成该 铬系材料膜，并且在至少150°C的温度下进行热处理历时至少10分钟时，该铬系材料膜具 有对应于70nm以下的翘曲量的拉伸应力或压缩应力。
[0020] 在上述的光掩模坯中，优选地，该翘曲量为50nm以下。
[0021] 在上述的光掩模坯中，优选地，该比（A/B)在0. 75-0. 85的范围内。
[0022] 在上述的光掩模还中，优选地，该络系材料膜具有4nm-50nm的范围内的厚度。
[0023] 在上述的光掩模坯中，优选地，该热处理的温度为300°C以下。
[0024] 在上述的光掩模坯中，优选地，该铬系材料膜为CrCNO膜。
[0025] 在上述的光掩模坯中，优选地，该铬系材料膜为单层膜。
[0026] 发明的有利效果
[0027] 本发明提供具有耐蚀刻性提高且膜应力降低的铬系材料的薄膜的光掩模坯。这使 得能够进行铬系材料膜的高精度图案化。本发明的光掩模坯的使用及其加工成光掩模确保 能够以提高的可靠性使用得到的光掩模，特别是用于20nm以下结点的光刻法。
【具体实施方式】
[0028] 本发明的光掩模坯包括石英基板和在该石英基板上形成的硬掩模膜。该硬掩模膜 是含有选自由氮、氧、碳和氢组成的组中的至少一种的铬系材料膜。此外，该铬系材料膜的 特征在于：
[0029](i)该铬系材料膜具有0. 7-0. 9、优选地0. 75-0. 85的范围内的A与B之比（A/B)， 其中A表示氯系干蚀刻中该铬系材料膜的每单位膜厚度的蚀刻速率，B表示氯系干蚀刻中 只由铬组成的膜的每单位膜厚度的蚀刻速率；和
[0030] (ii)在具有152mm见方尺寸和6. 35mm厚度的石英基板上形成该络系材料膜，并且 在至少150°C、优选地150-300°C的范围内的温度下进行热处理历时至少10分钟时，该铬系 材料膜具有拉伸应力或压缩应力，其中该应力对应于70nm以下、优选地50nm以下的该铬系 材料膜的翘曲量。
[0031 ] 如果光掩模坯中的膜应力高，在将光掩模坯加工成图案的过程中使膜应力部分地 释放以在最终得到的光掩模中产生应变。由于该应变，会降低光掩模的图案位置精度。
[0032] 在铬系材料膜的下方形成薄膜时，可在使该铬系材料膜的图案残留的同时将该薄 膜图案化。这种情况下，在其下方的薄膜的蚀刻过程中或多或少也将该铬系材料膜蚀刻。 如果该铬系材料膜的耐蚀刻性低，则在下方的膜的蚀