专利名称：用于在工件上无电沉积NiFe的组合物和方法
技术领域：
本发明总体上涉及镍铁在工件上的电化学沉积，尤其涉及利用基本不含碱金属的沉积溶液在工件上无电沉积镍铁。
背景技术：
磁电子器件(magnetoelectronics)、自旋电子器件(spinelectronics device)和spintronics是同义词，表示利用主要由电子自旋产生的效应的器件。磁电子效应用于许多信息设备，提供非易失、可靠、耐辐射、以及高密度的数据存储和检索。上述许多磁电子信息设备包括但是不限于磁随机存取存储器(MRAM)、磁传感器和用于盘驱动器的读/写头。
通常，磁电子信息设备由形成在衬底中的磁电子元件(例如巨磁阻(GMR)元件或者磁隧道结(MTJ)元件)的阵列构成，所述衬底还可以包括各种半导体器件，例如MOSFET。磁电子元件由载流导体所形成的磁场来编程。通常，两个载流导体(一个形成在磁电子元件的下面(数字线，digit line)，一个形成在磁电子元件的顶部(位线，bit line))设置在交叉点矩阵中，以便为磁电子元件的编程提供磁场。
先进的半导体工艺通常使用用于载流导体的金属互连(interconnect)。形成金属互连的一种方法是镶嵌或者嵌入工艺，该工艺在介电层中形成沟槽图案并蚀刻出沟槽，然后在沟槽内沉积通常为铜的金属层。通常在邻近金属互连处形成磁通量集中系统。磁通量集中系统通常利用形成在金属互连的三个侧面上的包覆层，距离磁电子元件最近的一个侧面没有包覆层。按照这种方式，包覆层用于将互连的磁通量向磁电子元件集中。在没有包覆层的情况下，需要高电流来实现所需的磁场强度。这些高电流可能对附近的没有被编程的磁电子元件产生不利影响。包覆层也用于提供对外部磁场的一定程度的屏蔽。
一种常用的制造包覆层的方法包括向已经在位于磁电子元件之上或者之下的介电层中蚀刻出的沟槽内沉积镍铁(NiFe)。NiFe是一种比较流行的包覆层材料，因为它具有理想的软磁性能。通常，利用等离子体汽相沉积(PVD)在沟槽内沉积NiFe。但是，通过PVD来沉积NiFe已经证明是不令人满意的，因为NiFe不能共形地沉积在沟槽内。非共形沉积会导致在沟槽内形成空隙。
图1显示的是通过PVD沉积的NiFe层的非共形厚度。图1以截面图的形式示出形成在半导体工件10之上的介电层12。在介电层12中已经形成沟槽14。介电层12环绕沟槽14的表面是场效应区16。场效应区是相对于沟槽升高的任何相邻元件、特征或者表面。场效应区通常但不必须基本上是平的。在介电层12之上已经通过PVD沉积了NiFe层18。场效应区16之上的NiFe层是基本均匀的。但是，沟槽14的侧壁上的NiFe层不是均匀的，而是靠近沟槽14的开口的厚度20比靠近沟槽14的底部的厚度22大。
用于沉积NiFe的另一个方法是电沉积(也称之为电镀)。但是由于在电镀工艺中流过工件的电流密度的不均匀性(这种不均匀性在小尺寸结构中尤其成问题)，难以在沟槽内获得共形的侧壁覆盖。也难以获得适合于NiFe层的厚度来作为包覆层。
在其它应用中，通过电化学沉积方法、例如无电沉积来沉积NiFe。无电沉积已经成功地用于实现零件中的共形沉积。但是无电沉积方法通常使用包括不可忽略量的碱金属离子(通常是钠(Na+)和钾(K+)离子)的电化学沉积溶液。因此这种方法不适合用于制造电子器件、例如晶体管，因为即使器件中的少量Na+或K+离子也会损坏器件。
因此希望提供一种用于磁通量集中系统的NiFe层的改进的沉积方法。另外，希望提供一种利用基本不含碱金属的电化学沉积溶液来无电沉积NiFe的方法。从以下结合附图和前面的技术领域及背景技术进行的详细说明和所附权利要求中可以更清楚地了解本发明的其它理想特点和特征。
以下结合附图描述本发明，其中类似的附图标记表示类似的元件。
图1显示其上通过等离子体气相沉积方法沉积有NiFe包覆层的工件的截面图。
图2-8显示了根据本发明的示例性实施例制造被包覆的数字线的方法的示意截面图。
图9-13显示了根据本发明的示例性实施例制造被包覆的位线的方法的示意截面图。
具体实施例方式
以下的详细说明本质上仅是示例性的，不是用于限制本发明或本发明的应用及使用。而且，不希望受到在前面的技术领域、背景技术、发明内容或者以下的详细描述中提出的任何已表达或者已暗示出的理论的束缚。
参考附图，图2～8图示出本发明示例性实施例的用于制造在磁电子设备中使用的包覆导体尤其是包覆数字线的方法。磁电子设备可以包括随机存取存储器，磁传感器、感应器、用于盘驱动器的读/写头，以及利用载流导体的磁特性的其它任何设备。参考图2，该方法可以从提供具有衬底层32的工件30比如半导体晶片来开始。衬底层32可以包括一层或者多层，并且可以包括电路，例如读出放大器、晶体管和数字电路，为了简便起见没有显示该电路。介电层34可以沉积在衬底32之上。介电层34通常由任何适当类型的绝缘材料形成，例如二氧化硅(SiO2)、原硅酸四乙酯(TEOS)、氮化硅(SiN)，或者其它低k介电材料。
参考图3，可以通过形成图案和蚀刻来除去部分介电层34，以在介电层34中形成一个或者一个以上的沟槽36。沟槽36靠近场效应区38。可以理解，沟槽36可以是如下详细所述适合形成被包覆的工作导体的任何长度和高度。可以使用标准的蚀刻技术例如等离子体干法蚀刻来对介电层34进行蚀刻。
参考图4，然后可以在工件30之上和沟槽36之内形成第一导电阻挡层40。第一导电阻挡层40阻止铜通过介电层34的扩散或者将这种扩散降到最低程度，并允许或者促进铜在介电层34上的沉积。第一导电阻挡层40可以包括一个导电层或者多于一个的导电层。第一导电阻挡层40可以由钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)、氮化钽硅(TaSiN)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)或者能阻碍或防止铜扩散进入周围的材料或者与周围的材料发生不利反应的任何其它适当的金属。在本发明的一个优选实施例中，第一阻挡层40由钽形成。第一导电阻挡层40可以利用物理汽相沉积(PVD)、离子化金属等离子体(IMP)、化学汽相沉积(CVD)或者半导体工业中已知的其它任何适合的技术来沉积。
在本发明的一个示例性实施例中，接下来可以利用PVD、IMP、CVD或者半导体工业中已知的其它任何适合的技术将第一籽晶层42沉积在第一导电阻挡层40之上和沟槽36之内。第一籽晶层42可以由铜(Cu)、钌(Ru)、钴(Co)、钯(Pd)或者任何其它适当的金属来形成。优选地，第一籽晶层42由铜形成。
然后，根据本发明的另一个示例性实施例，如图5所示，可以在铜籽晶层42之上沉积活化层44。活化层44用作催化剂，如后详细所述促进随后的包覆层沉积。活化层(比如活化层44)的生长在半导体工业中是已知的。活化层44可以利用半导体工业中众所周知的浸没沉积工艺(也称之为置换沉积工艺)或其它任何合适的工艺来沉积。优选地，活化层44由钯形成，钯会与铜籽晶层42相互反应以形成活化层44，但可以理解，活化层44可以由能够在铜籽晶层42之上沉积并能够促进随后的包覆层沉积的任何适当的金属形成。可以理解，第一导电阻挡层40、第一籽晶层42以及活化层44都可以生长到适合沟槽36的尺寸的厚度。
然后利用无电沉积来沉积NiFe包覆层36。无电沉积工艺利用了基本没有碱金属的无电沉积溶液。这里所使用的术语“基本没有碱金属”的沉积溶液(或其组分)或者“基本没有碱金属离子”的沉积溶液(或其组分)表示沉积溶液(或其组分)中的碱金属离子浓度足够低，从而在沉积NiFe包覆层46的时候，靠近NiFe层的绝缘材料层，例如介电层34中的碱金属离子的浓度不大于1×1012个原子/cm2。按照这种方式，绝缘材料层中的碱金属离子的浓度不会危及形成在半导体工件30中的器件的物理、化学和/或电气性能。在本发明的优选实施例中，靠近NiFe层的绝缘材料层，例如介电层34中的碱金属离子的浓度不大于1×1011个原子/cm2。NiFe包覆层46的镍浓度在大约70至大约90原子量百分比的范围内，亚铁浓度在大约10至大约30原子量百分比的范围内，并且具有一些用于增强包覆层的磁性能的硼和/或磷。在本发明的一个实施例中，NiFe包覆层46中的硼和/或磷的浓度是大约1至大约15原子量百分比。在本发明的优选实施例中，NiFe包覆层46的镍浓度在大约75至大约78原子量百分比的范围内，亚铁浓度是大约16至大约18原子量百分比，并且具有大约5至大约9原子量百分比的硼和/或磷。在本发明的更优选实施例中，NiFe包覆层46的镍浓度大约是75原子量百分比，亚铁浓度大约是18原子量百分比，并且具有大约7原子量百分比的硼和/或磷。
无电沉积溶液由镍离子源和亚铁离子源配制而成。镍离子源可以包括氨基磺酸镍，氯化镍、硫酸镍和/或任何其它合适的镍离子源。亚铁离子源可以包括氨基磺酸铁，氯化铁、硫酸铁和/或任何其它合适的亚铁离子源。无电沉积溶液也可以由一种或者多种络合剂配制而成。络合剂可以包括甘氨酸、酒石酸、苹果酸、柠檬酸、酒石酸铵、柠檬酸铵、乙酸铵、乙酸和/或用于无电沉积工艺中的任何已知的其它适当络合剂。在本发明的优选实施例中，无电沉积溶液由两种络合剂即甘氨酸和酒石酸形成。无电沉积溶液也可以利用一种或者多种还原剂来配制。还原剂可以包括二甲氨络硼烷(DMAB)、吗啉硼烷(morpholineborane，MPB)、水合乙醛酸、次磷酸铵和/或用于无电沉积工艺的任何其它已知的适当还原剂。在本发明的优选实施例中，无电沉积溶液使用DMAB配制而成。还原剂和/或络合剂最好如上所述向NiFe包覆层46贡献硼和/或磷，以增强包覆层的磁性能。
在本发明的一个示例性实施例中，为了控制NiFe沉积的速度，无电沉积溶液的pH值可以保持在大约7.5至大约9.5的范围内。在本发明的优选实施例中，无电沉积溶液的pH值在大约7.8至大约8.2的范围内。因而也可以使用pH值调节剂来配制无电沉积溶液，以相应地调节溶液的pH值。适当的pH值调节剂可以包括电子级的氢氧化四甲铵(TMAH)、氢氧化铵和/或用于无电沉积工艺的任何其它已知的适当pH值调节剂。在本发明的优选实施例中，利用TMAH作为pH值调节剂来配制无电沉积溶液。
可以通过任何方便的混合方法、例如通过用机械搅拌机快速搅拌或者用机械搅拌器搅动，将无电沉积溶液的上述成分按照任何适当的顺序相组合。在本发明的一个示例性实施例中，无电沉积溶液可以利用如下成分配制而成浓度范围大约是2.0至3.0克/升并优选是大约2.2至大约2.4克/升的镍离子、浓度范围是大约0.25至大约0.40克/升并优选是大约0.32至大约0.36克/升的亚铁离子、浓度范围是大约2.0至大约10克/升并优选是大约4.0至大约5.0克/升的甘氨酸、浓度范围是大约20.0至大约40.0克/升并优选大约是25.0至30.0克/升的酒石酸、浓度范围是大约1.5至大约6.0克/升并优选是大约1.8至大约2.2克/升的DMAB、以及其用量足以将无电沉积溶液的pH值调节到大约7.5至大约9.5的范围内并优选是大约7.8至大约8.2的范围内的TMAH的25％的溶液。
再次参考图5，通过使活化层44与沉积温度在大约35℃至大约65℃的上述无电沉积溶液相接触，形成NiFe包覆层46。在本发明的优选实施例中，无电沉积溶液的沉积温度在大约40℃至大约50℃的范围内，更优选的是，无电沉积溶液的沉积温度大约是41℃。无电沉积持续进行，直至覆盖场效应区38的NiFe包覆层46的厚度在大约50至大约400埃的范围内，优选是在大约150至大约200埃的范围内。通过利用无电沉积，所得到的NiFe包覆层46在沟槽36内共形沉积，也就是，不管沟槽36的尺寸如何，NiFe包覆层46具有均匀厚度来覆盖沟槽36的底部和侧壁。
在本发明的另一个示例性实施例中，如图6所示，在沉积了NiFe包覆层46之后，可以在工件30之上沉积第二导电阻挡层48。第二导电阻挡层48用于减少或者消除NiFe包覆层46和随后形成的铜互连层之间的任何金属间干扰，这种干扰可能会对NiFe包覆层46的磁性能产生不利影响。第二导电阻挡层48可以由上述用于形成第一导电阻挡层40的任何材料来形成。优选地，第二导电阻挡层48由钽形成。第二阻挡层48可以利用PVD、IMP、CVD或者半导体工业中已知的其它任何适当的技术来沉积。
在本发明的一个示例性实施例中，接下来可以在第二阻挡层48之上和沟槽36之内沉积第二籽晶层50。第二籽晶层50可以由铜(Cu)、钌(Ru)、钴(Co)、钯(Pd)或者任何其它合适的金属来形成。优选地，第二籽晶层50由铜形成。可以利用PVD、IMP、CVD或者半导体工业中已知的其它任何适当的技术来形成第二籽晶层50。可以理解，第二导电阻挡层48和第二籽晶层50都可以生长至适合沟槽36的尺寸的厚度。
然后如图7所示，在工件30之上和沟槽36之内形成导电互连52。可以利用任何适当的沉积工艺来形成导电互连52。在本发明的优选实施例中，通过电镀在工件30之上和沟槽36之内沉积导电互连52。可以由铜、铝、金、银等或者它们的任何合金来构成导电互连52。优选地，由铜形成第二籽晶层50和导电互连52。
在本发明的一个示例性实施例中，然后可以对工件30进行退火处理以稳定导电互连52。工件30可以在大约100至大约500℃范围内的退火温度下进行退火，优选是在大约200至大约300℃范围内的退火温度下进行退火。更优选的是，退火温度大约是250℃。可以使工件30退火大约15分钟至大约1小时。优选地，可以使工件30退火大约30分钟。
参考图8，在导电互连52进行了沉积和退火之后，可以利用半导体工业中已知的任何适当处理，例如化学机械平面化(CMP)、干法或者湿法蚀刻等，从场效应区38除去覆盖场效应区38的任何多余的金属，包括导电互连52、第二籽晶层50、第二导电阻挡层48、NiFe包覆层46、活化层44、第一籽晶层42、第一导电阻挡层40以及任何其它的金属层，例如在工件30之上和沟槽36之内沉积的第二包覆层。如图8所示，上述方法可制造导电数字线54，该导电数字线54包括导电互连52和利用具有均匀厚度来环绕导电互连52的三个表面的NiFe包覆层46的磁通量集中系统。
图9-13图示出根据本发明另一个示例性实施例的制造用于磁电子器件的被包覆导体、尤其是被包覆位线的方法。参考图9，该方法可以从提供具有衬底层112的工件100例如半导体晶片来开始。衬底层112可以包括一个层或者多个层，并且可以包括电路，例如读出放大器、晶体管和数字电路，为了简便起见没有显示该电路。衬底层112还包括至少一个磁电子元件，例如巨磁阻(GMR)元件或者磁隧道结(MTJ)元件，为了简便起见也没有显示该元件。介电层114可以沉积在衬底112之上。介电层114通常由任何适当类型的绝缘氧化材料形成，例如二氧化硅(SiO2)，原硅酸四乙酯(TEOS)，或者其它低k介电材料。
可以通过形成图案和蚀刻来除去部分介电层114，以在介电层114内形成一个或者一个以上的沟槽116。沟槽116靠近场效应区118。可以理解，沟槽116可以是如下详细所述适合于形成有效包覆导体的任何长度和高度。可以利用标准的蚀刻技术例如等离子体干法蚀刻来对介电层114进行蚀刻。
该方法还利用如上参考图4和5所描述的步骤来形成第一导电阻挡层120、第一籽晶层122、第一活化层124和第一NiFe包覆层126。第一导电阻挡层120、第一籽晶层122、第一活化层124和第一NiFe包覆层126可以分别利用与上述用于形成第一导电阻挡层20、第一籽晶层22、活化层24和第一NiFe包覆层26同样的步骤和同样的材料来形成。当形成于沟槽116中时，第一NiFe包覆层126具有位于沟槽116的底面之上的底面128和位于沟槽116的侧壁之上的侧壁130。
参考图10，在工件100之上沉积了第一NiFe包覆层126之后，从沟槽116除去第一NiFe包覆层126的底面128，留下第一NiFe包覆层126的侧壁130。利用单向的任何适当的方法、例如溅射来除去底面128。
然后如图11所示，可以在工件100之上和沟槽116之内形成第二导电阻挡层132。在本发明的一个示例性实施例中，也可以在第二导电阻挡层132之上形成第二籽晶层134。第二导电阻挡层132和第二籽晶层134可以分别利用与上述用于形成第二导电阻挡层28和第二籽晶层30同样的步骤和同样的材料来形成。
现在参考图12，在工件100之上和沟槽116之内形成导电互连136。可以利用电镀沉积或者任何其它适当的沉积工艺来形成导电互连136。可以由铜或其任何合金来构成导电互连136。优选地，由铜形成第二籽晶层134和导电互连136。在本发明的一个示例性实施例中，然后可以对工件100进行退火处理以稳定导电互连136。工件100可以在大约100至大约500℃范围内的退火温度下进行退火，优选在大约200至大约300℃范围内的退火温度下进行退火。更优选的是，退火温度大约是250℃。工件100可以退火大约15分钟至大约1小时。优选地，工件100可以退火大约30分钟。
在导电互连136进行了沉积和退火之后，可以利用半导体工业中已知的任何适当工艺、例如化学机械平面化(CMP)、干法或者湿法蚀刻等，从场效应区118除去场效应区118之上的任何多余的金属，包括导电互连136、第二籽晶层134、第二导电阻挡层132、第一NiFe包覆层126、第一活化层124、第一籽晶层122和第一导电阻挡层120以及任何其它的金属层，例如在工件100之上和沟槽116之内沉积的第二包覆层。
在本发明的一个示例性实施例中，参照图13，然后可以在导电互连136之上沉积第二或者“顶部”活化层138。此处所使用的“顶部”是指靠近沟槽116的开口的位置或者点。第二活化层138用做催化剂，如下详细所述用于促进随后的顶部包覆层的沉积。第二活化层138可以利用半导体工业中众所周知的浸没沉积工艺(也称之为置换沉积工艺)或者其它任何适当的工艺来沉积。优选地，第二活化层138由钯形成，钯会与导电互连136相互反应以形成第二活化层138，但可以理解，第二活化层138可以由能够沉积在导电互连136之上并能够促进随后的包覆层沉积的任何适当的金属形成。
然后利用上述的无电沉积溶液，通过无电沉积在第二活化层138之上沉积第二或者“顶部”NiFe包覆层140。第二NiFe包覆层140可以具有与上述第一NiFe包覆层126和NiFe包覆层46同样的组成，并由同样的材料形成。利用上述无电沉积溶液的NiFe沉积对金属具有选择性，也就是说，它会沉积在活化铜层上，而不会沉积在介电材料层114上。按照这种方式，可以在铜互连层136之上沉积自对准的第二NiFe包覆层140，以形成位线142，而不需要额外的掩模和构图步骤。因为第二NiFe包覆层140是自对准的，因此不容易发生由未对准的顶部包覆层形成的共同电触点导致的位线142与相邻位线的短路。
尽管已经在前面的详细说明中提出了至少一个示例性实施例，但是可以理解，还存在大量的变化。也可以理解，这些示例性实施例仅仅是例子，不用于以任何方式来限制本发明的范围、应用或构成。但是，前述详细描述可向本领域技术人员提供方便的路线图来实现这些示例性实施例。应当理解，在不脱离所附权利要求及其等效方案所阐述的本发明范围的情况下，可以在元件的功能和设置方面作出各种改变。
权利要求
1.一种用于在工件上无电沉积NiFe的沉积溶液，该沉积溶液由以下成分配制而成镍离子源；亚铁离子源；络合剂；还原剂；以及pH值调节剂，其中该沉积溶液基本没有碱金属离子。
2.如权利要求1所述的用于在工件上无电沉积NiFe的沉积溶液，其中所述镍离子源选自包括氨基磺酸镍、氯化镍和硫酸镍在内的组，其中所述亚铁离子源选自包括氨基磺酸铁、氯化铁和硫酸铁在内的组，其中所述络合剂选自包括甘氨酸、酒石酸、苹果酸、柠檬酸、酒石酸铵、柠檬酸铵、乙酸铵和乙酸在内的组，其中所述还原剂选自包括二甲氨络硼烷、吗啉硼烷、水合乙醛酸和次磷酸铵在内的组，其中所述沉积溶液的pH值在大约7.5至大约9.5的范围内，其中所述pH值调节剂选自包括电子级的氢氧化四甲铵和氢氧化铵在内的组。
3.一种用于在工件上无电沉积NiFe的方法由以下成分配制基本没有碱金属的沉积溶液镍离子源；亚铁离子源；络合剂；还原剂；以及pH值调节剂，使所述基本没有碱金属的沉积溶液的温度升高至大约35℃至大约65℃范围内的温度；并且使工件与所述基本没有碱金属的沉积溶液相接触。
4.一种用于磁电子器件的磁通量集中系统的制造方法，该方法包括如下步骤提供工件；在所述工件之上形成绝缘材料层；除去所述绝缘材料的一部分，以在所述绝缘层中形成沟槽；在所述沟槽内沉积阻挡层；以及在所述阻挡层之上沉积NiFe包覆层；其中在沉积NiFe包覆层的步骤之后，靠近所述沟槽的所述绝缘材料层的碱金属离子浓度小于大约1×1011个原子/cm2。
5.如权利要求4所述的用于磁电子器件的磁通量集中系统的制造方法，该方法在沉积阻挡层的步骤之后和沉积NiFe包覆层的步骤之前还包括形成籽晶层的步骤，并且在形成籽晶层的步骤之后和沉积NiFe包覆层的步骤之前还包括形成活化层的步骤。
6.如权利要求4所述的用于磁电子器件的磁通量集中系统的制造方法，其中沉积阻挡层的步骤包括沉积由选自包括以下材料在内的组的至少一种材料形成的阻挡层的步骤，所述材料包括钽、氮化钽、钛、氮化钛、氮化钽硅、钴、钌、铑和钯。
7.如权利要求4所述的用于磁电子器件的磁通量集中系统的制造方法，其中沉积NiFe包覆层的步骤包括通过无电沉积来沉积NiFe包覆层的步骤，其中通过无电沉积来沉积NiFe包覆层的步骤包括利用由镍离子源、亚铁离子源、络合剂、还原剂和pH值调节剂形成的无电沉积溶液来进行沉积的步骤，其中无电沉积溶液基本没有碱金属离子，其中通过无电沉积来沉积NiFe包覆层的步骤包括利用pH值在大约7.5至大约9.5的范围内的无电沉积溶液来进行沉积的步骤。
8.如权利要求4所述的用于磁电子器件的磁通量集中系统的制造方法，其中沉积NiFe包覆层的步骤包括将所述NiFe包覆层沉积至大约50至大约400埃范围内的厚度，其中所述NiFe包覆层的组成为大约70至大约90原子量百分比的镍、大约10至大约30原子量百分比的亚铁和大约1至大约15原子量百分比的硼和磷中的至少一种。
9.一种用于磁电子器件的数字线的制造方法，该方法包括如下步骤提供衬底；在所述衬底之上形成绝缘材料层；除去所述绝缘材料层的一部分，以在所述绝缘材料层中形成沟槽；在所述沟槽内沉积第一阻挡层；在所述阻挡层之上通过无电沉积来沉积NiFe包覆层；在所述NiFe包覆层之上沉积第二阻挡层；以及在所述第二阻挡层之上和所述沟槽之内形成导电互连；其中在通过无电沉积来沉积NiFe包覆层的步骤之后，靠近所述沟槽的所述绝缘材料层的碱金属离子浓度小于1×1011个原子/cm2。
10.一种用于磁电子器件的位线的制造方法，该方法包括如下步骤提供衬底；在所述衬底之上形成绝缘材料层；除去所述绝缘材料层的一部分，以在所述绝缘材料层中形成沟槽，所述沟槽具有底面和与其一体连接的侧壁；在所述沟槽的所述底面和所述侧壁之上沉积第一阻挡层；在所述阻挡层之上通过无电沉积来沉积第一NiFe包覆层，所述第一NiFe包覆层具有底面和与其一体连接的侧壁，其中所述NiFe包覆层的所述底面靠近所述沟槽的所述底面；除去所述第一NiFe包覆层的所述底面；在所述NiFe包覆层的所述侧壁之上和所述沟槽的所述底面之上沉积第二阻挡层；在所述第二阻挡层之上和所述沟槽之内形成导电互连；在所述导电互连之上通过无电沉积来沉积第二NiFe包覆层；其中在通过无电沉积来沉积第一NiFe包覆层的步骤之后，靠近所述沟槽的所述绝缘材料层的碱金属离子浓度小于1×1011个原子/cm2。
全文摘要
提供了用于在工件(30)上无电沉积NiFe的方法和组合物。用于在工件(30)上无电沉积NiFe的沉积溶液由镍离子源、亚铁离子源、络合剂、还原剂和降pH值剂形成。该沉积溶液基本没有碱金属离子。用于磁电子器件的磁通量集中系统的制造方法从提供工件(30)并在工件(30)之上形成绝缘材料层(34)来开始，在绝缘材料层(34)中形成沟槽(36)，并在沟槽(36)内沉积阻挡层(40)，在所述阻挡层(40)之上沉积NiFe包覆层(46)，在沉积了NiFe包覆层(46)之后，靠近沟槽的绝缘材料层(34)的碱金属离子浓度小于大约1×10
文档编号B05D5/12GK1867411SQ200480030104
公开日2006年11月22日 申请日期2004年10月20日 优先权日2003年11月5日
发明者约翰·J.·德厄索, 贾纳尔·A.·莫拉, 凯利·W.·凯勒 申请人:飞思卡尔半导体公司