专利名称：基于多个dsp处理器的列车电子制动控制单元的制作方法
技术领域：
本实用新型涉及列车制动系统内部的一种信息交换装置，属于机车车辆制动技术
领域。
背景技术：
随着我国国民经济的蓬勃发展和人民生活水平的日益提高，铁路的客、货运量将 越来越大，列车牵引重量与运行速度将不断提高。高速客运及重载货运列车的发展对列车 制动系统提出了更高更新的要求。与此同时，我国铁路运输大规模电气化，制动系统的集成 度越来越高，各个制动单元承担的计算控制等任务越来越重，这样需要制动系统提供运算 速度快、运算能力强的CPU系统来满足这个要求。 目前广泛采用的制动控制器多采用频率较高、操作复杂的单CPU系统，所有的控 制运算功能均有一个CPU完成，对于不同的或者更高的硬件要求，需要更换整个控制器，这 使碍控制器的继承性受到限制，不易升级，增加了成本，降低了效率。
发明内容本实用新型所要解决的问题是，克服现有技术的缺点，提出一种基于多个DSP处 理器的列车电子制动控制单元。 为了达到以上的目的本实用新型基于多个DSP处理器的列车电子制动控制单 元，其特征是组成包括电源板、母板总线、与母板总线连接的主控CPU板和若干子板，所述 母板总线包括地址总线、数据总线和控制总线，所述和若干子板中至少一块子板具有DSP 处理器、双口静态存储器、译码器，所述双口静态存储器L端的地址总线、数据总线和控制 总线通过母板总线与主控CPU板的DSP处理器连接，其R端的地址总线、数据总线和控制总 线与子板DSP处理器连接，所述地址总线中包含有选择地址线，所述选择地址线与译码器 连接，译码器的片选信号输出端口与该子板双口静态存储器的L端使能线相连。 前述的控制总线包括写控制线、读控制线、信号线。 各个子板都有自己特定的功能，他们把各自采集及运算的结果实时地存放到各子 板的双口 RAM中，当主板DSP需要这些信息时，可以通过数据总线读取各子板中双口 RAM所 存储的数据信息；当主控制板向各子板发送控制信息时，主控制板可以通过不同地址选取 对应的子板，再通过数据总线将控制信号发送到子板的双口 RAM中，以便子板DSP实时的读 取各种控制信息来实现实时地控制。保证了各种信息的可靠性和实时性。 本实用新型专利提出了一种采用多个DSP，通过母板总线以及共享双口 RAM的方 式，实现多个DSP间的高速数据通信的列车电子制动控制单元。制动控制系统中所有的现 场测控信息经各子板上的DSP或者CPLD单元进行必要的实时处理后，最终都要传递给主控 CPU板上的DSP进行数据的综合处理，从而实现复杂的管理、诊断和显示功能。采用这样一 种的控制方式，减轻了主CPU控制的负担，采用共享双口 RAM的方式实现多个DSP间的高速 通信，既提高了系统信息交换的实时性又增强了通信的可靠性，实现了对机车的精确控制；采用这样一种模块化的结构，增强了系统的扩展性。以下结合附图对本实用新型作进一步的说明。
图1为本实用新型电子控制单元结构框图。 图2为本实用新型电子控制单元的硬件框图。 图3为本实用新型电子控制单元中主板与子板的电路连接原理图。
具体实施方式
本实施例基于多个DSP处理器的列车电子制动控制单元，如
图1、图2图3所示，其 组成包括电源板、母板总线、与母板总线连接的主控CPU板和若干子板(本例中，子板包括 网卡、通信板、速度输入板、AD/DA板、10板、P丽输入输出板)，母板总线包括地址总线、数 据总线和控制总线，所述和若干子板中至少一块子板具有DSP处理器、双口静态存储器、译 码器，所述双口静态存储器L端的地址总线、数据总线和控制总线通过母板总线与主控CPU 板的DSP处理器连接，其R端的地址总线、数据总线和控制总线与子板DSP处理器连接，所 述地址总线中包含有选择地址线，所述选择地址线与译码器连接，译码器的片选信号输出 端口与该子板双口静态存储器的L端使能线相连。 如图3所示，本实用新型双口 RAM在列车制动控制器中的应用，由多片DSP系统 组成，主控制板上DSP系统为主板DSP，子板上DSP系统分别为各子板DSP。主板上DSP的 数据口 D0-D15通过母板和双口 RAM芯片的L端数据口 D0L-D15L相连；主板上DSP的地 址口 A0-A11通过母板直接与双口 RAM的L端地址口 A0L-A11L相连，主板上DSP的地址口 A12-A15作为子板的选择地址线通过母板送至各个子板后通过快速译码器进行译码作为子 板上双口 RAM芯片的片选信号与各子板上双口 RAM的L端使能线CEL相连；主板上DSP的 写控制总线WR与各子板上双口 RAM芯片的L端写使能线WRL相连；主板上DSP的读控制 线RD和各子板上双口 RAM的L端读使能线RDL相连；主板上DSP的信号线READY和各子 板上双口 RAM的L端信号线BUSY相连。各子板上DSP的数据口 D0-D15分别与本子板上双 口 RAM芯片的R端数据口 D0R-D15R相连；各子板上DSP的地址口 AO-All分别与本子板上 双口 RAM芯片的R端地址口 A0R-A11R相连；各子板上DSP的片选控制线CS与本子板上双 口 RAM的R端使能线CER相连；各子板上DSP的写控制线WR与本子板上双口 RAM的R端写 控制线WRR相连；各子板上DSP的读控制线RD与本子板上双口 RAM的R端读控制线RDR相 连；各子板上DSP的信号线READY与本子板上双口 RAM的R端信号线BUSY相连。 列车控制器硬件工作的时侯，主板上的DSP负责整个系统的调度和控制，它通过 地址线的A12-A15来选择需要交互信息的子板，通过地址口 AO-All向所选子板上双口 RAM 芯片的L端提供地址，并通过控制线控制双口 RAM芯片的L端读操作和写操作，通过信号线 BUSY反映双口 RAM芯片的L端的总线状态，再通过数据口 D0-D15和双口 RAM芯片的L端 交互数据；各个子板实现自己特定功能，同样各子板上的DSP通过数据口 D0-D15和本子板 上双口 RAM芯片的R端交互数据，通过地址AO-All向本子板上的双口 RAM芯片的R端提供 地址，并通过控制线控制双口 RAM芯片的R端读操作和写操作，通过信号线BUSY反映双口 RAM芯片的R端的总线状态。 CPU板上的DSP处理器主要用于总线控制，制动缸压力控制，防滑控制等工作。设 置实时时钟RTC用于提供当前时间。当发生故障时，对应的故障代码和当前时间会被DSP存入EEPR0M，用于事后读取。RTC和EEPROM采用IIC总线与DSP相连。CPU前面板上设有 3个7段LED灯，用于显示EBCU运行故障代码，并设有一个轻触开关用于EBCU的复位， 一个 拨码开关用于显示信息的切换。前面板上还设有一个RS232测试接口用于连接PC机，运行 时用于在线获得系统各种运行参数，存储于PC机中进行分析研究；在测试时可通过该接口 由上位机向EBCU发送各种测试命令，并返回测试的结果数据。 速度板上的DSP通过硬件捕获单元对列车速度反馈信号进行检测，并计算所需制 动力，计算结果存放在双口 RAM中。 AD/DA板上的DSP负责对列车压力反馈信号进行检测，同时根据由主CPU传送来的 速度信号实时计算容积风缸目标压力；双口 RAM用于存储计算后的模拟量及要输出的数字 IO板上设置一块CPLD用于存放调理后的输入开关量以及输出开关量。 P丽输入输出板上的DSP用于P丽制动需求指令信号的解调。 电子制动单元的通信由通信板负责，本实施例中采用NXP公司的ARM芯片，其与
DSP之间采用SCI接口通信。通信板可以通过不同的接口与外部通信。系统的参数调整和
功能设置是通过人机接口实现的。 除上述实施例外，本实用新型还可以有其他实施方式。凡采用等同替换或等效变 换形式的技术方案，均落在本实用新型要求的保护范围。
权利要求基于多个DSP处理器的列车电子制动控制单元，其特征是组成包括电源板、母板总线、与母板总线连接的主控CPU板和若干子板，所述母板总线包括地址总线、数据总线和控制总线，所述和若干子板中至少一块子板具有DSP处理器、双口静态存储器、译码器，所述双口静态存储器L端的地址总线、数据总线和控制总线通过母板总线与主控CPU板的DSP处理器连接，其R端的地址总线、数据总线和控制总线与子板DSP处理器连接，所述地址总线中包含有选择地址线，所述选择地址线与译码器连接，译码器的片选信号输出端口与该子板双口静态存储器的L端使能线相连。
2. 根据权利要求1所示的基于多个DSP处理器的列车电子制动控制单元，其特征是所 述控制总线包括写控制线、读控制线、信号线。
3. 根据权利要求1所述的基于多个DSP处理器的列车电子制动控制单元，其特征是所 述的子板包括网卡、通信板、速度输入板、AD/DA板、10板、P丽输入输出板。
专利摘要基于多个DSP处理器的列车电子制动控制单元，包括电源板、母板总线、主控CPU板和若干子板，若干子板中至少一块子板具有DSP处理器、双口静态存储器、译码器，所述双口静态存储器L端通过母板总线与主控CPU板的DSP处理器连接，其R端的子板DSP处理器连接。采用多个DSP对电子制动单元进行控制，减轻了主CPU处理器的负担；采用共享双口RAM的方式实现多个DSP间的高速通信，既提高了系统信息交换的实时性又增强了通信的可靠性，实现了对机车的精确控制；采用这样一种模块化的结构，增强了系统的扩展性。
文档编号B60T8/17GK201520289SQ20092023073
公开日2010年7月7日 申请日期2009年9月8日 优先权日2009年9月8日
发明者刘寅虎, 尹燕萍, 杨正专, 王爱武, 袁伟 申请人:南车南京浦镇车辆有限公司