纳米线电路结构的制作方法

专利名称：纳米线电路结构的制作方法
技术领域：
本发明涉及一种包括纳米线晶体管和可选的纳米线电阻器和电容器的电路
结构。特别是，本发明涉及具有围栅(wrapgate)，即称为WIGFET的纳米线晶 体管。
背景技术：
对特定的半导体技术而言，功耗和速度有着固有的联系。接触电阻和输运 性质与半导体的带隙有关，其影响电流水平和驱动电压。为减少功耗并增加某 些关键电路的性能，如无线通信，吸引劍门的是制作不同于Si的材料的那些电 路。
半导体纳米线晶体管被认为是后CMOS电子时代中的选择之一。特别是， 垂直纳米线结构使有效控制线内部的静电势的围栅得以形成，其增强了互导并 降低了亚阈傲斜率。纳米线的生长在异质结构设计中提供了新的可能性，因为 径向应变松弛允许制作大范围的新组合物。例如，InP能够无缺陷的生长在InAs 上，如和本发明是同一个申请人的US7335908或US2004/0075464中所述的。 也可使用与线晶格不匹配的基板，其甚至提供了更大的设计灵活性，并打开一 条在Si上集淑II-V族半导体的路径。
半导体纳米线在这个上下文中被定义为具有小于200nm的直径和数,的 长度的杆状结构。半导体纳米线的生长可以由多种方法完成，例如由 US2004/0075464A1所述的、使用金属微粒辅助各向异性生长的气相外延法 (VPE)。
在FET的纳米线几何结构中，栅极围绕窄纳米线，提供良好的栅极耦合， 并且如WO2006/05020所述异质结构可以置于电流通道中，迫使源-漏电流经过 异质结构的界面。这劍共了舰器件性能的可能性。
图1示出了现有技术中InAs纳米线围栅晶体管的数据。在具有类似这个的 单个纳米线的晶体管内的驱动电流水平一般被限制到低于1(X)^A，这对大多数 模拟和混合模式电路应用来说过低。对数字应用来说该电流水平也是临界的。
4这个问题可以通过成行或矩阵放置纳米线并对所有纳米线同时寻址来消除。图
案化的M被用作WI触点之一，在其上面，纳米线M:受控成核生长，而另
一个淑漏触点形成在线的顶部。栅极层金属化形成在基板和顶接触之间的互连层中。
晶体管对(在CMOS中的NMOS和PMOS，以及在直接耦合场逻辑DCFL 的不同变形的增强模式FET和耗尽模式FET)是数字、模拟和混合模:r饭用的 基本构件。利用纳米线电路结构，具有互补功能的晶体管放置于垂直堆积结构 中，与作为输出节点的线的中心区域具有欧姆接触。在许多应用中，例如环形 振荡器，这个输出节点应当连接至F 级的两个栅极，这需要仅仅针对栅极的 三层互连金属化图。Mi*—步需要不同互连层之间的连接。
除晶体管之外， 元件，比如电阻器和电容器，必须加入从而允许设计 更宽范围的电路，包括取样保持电路和比较器。这增加了电路的互连的复杂性。 电阻器、电容器和晶休管的集成实现了包括取样保持电路和比较器的电路的广

发明内容
显然，关于能够提供帝隨在纳職电路结构中的基本电路，现有技术具有 缺点。
本发明的目的是克服现有技术的缺点。^M过在独立权利要求中限定的纳 米线电路来实现。
依照本发明的纳米线电路至少包括第一垂直纳米线晶体管，该晶体管包括 从基板上突出的第一纳米线。该纳米线具有配置成环绕其长度的一部分的第一 围栅电极。只使用了两层互连，其中一个是位于基板上的第一互连层，提供连 接至第一纳米线的一端的电极。而且，在该两个互连层的一个中提供有第一纳 微的第一围栅电极。
该纳米线电路可以包括第二纳米线晶体管，该晶体管包括具有第二围栅电 极的第二纳米线，该第二围栅电极配置为环绕该纳米线的长度的一部分，其中 第一和第二纳米线具有相同的电荷载流子类型。通过具有不同的阈值电压，互 补增强模式和耗^i式WIGFET可以被组合。
在一个实施例中，本发明的纳米线电路包括电阻器，其是非,纳米线。
在另夕卜一个实施例中，本发明的纳米线电路包括纳^^戋结构的电容器，其中纳米线的尺寸和数量用于设定电容值。
本发明可形成仅利用两互连层的简单结构的纳米线电路，其中在该两个互 连层的一个中提供有围栅电极，这简化了制造，改进了可靠性，并改善了基本 电路的性能。寄生电容也能够被减小。
本发明的另一个优点是，基于具有仅两层互连的、包括围栅晶体管和可选 的纳米线电阻器和/或纳米线电容器的纳米线电路结构，提供了包括反相器、环 形振荡器、取样保持电路和比较器的基本电路。这些是模拟到数字转换器的结 构的关键分支电路，但是还发现在其它应用中的更广阔的使用。依照本发明的 基本电路的好处是，例如，增加了振荡器的时钟频率，禾赠加了取样保持电路 的力，率。


本发明的雌实施例现在将参照附图描述，其中
图1是现有技术纳米线围栅晶体管WIGFET的测得的IV特性图， 图2a和b是依照本发明的反相器的示意图，
图3是依照本发明的利用互补纳米线晶体管的环形振荡器的示意图， 图4是依照本发明的利用增强模式和耗i^i式纳米线晶体管的环形振荡器 的示意图，
图5是依照本发明的取样保持电路的示意图，以及 图6是依照本发明的比较器的示意图。
具体实施例方式
本发明基于从對反上突出的纳米线，其通常被称为垂直纳米线。垂直纳米 线用作纳雜电路中的构件，以形成例如纳米线围栅晶体管WIGFET。
本发明的纳米线可以包J舌选自Si、 Ge、 SiGe、 III-V族(例如AlAs、 GaAs、 InP、 GaP、 InAs、 InSb或其合金)、或^M化物(例如GaN、 InN、 A1N或其合 金)的组中的材料。然而，本领域技术人员了解还有更多的可能材料的例子。 纳米线可以进一步包括沿其长度分布和MMI寸状排列的异质结构。
依照本发明的纳米线晶体管基于矩阵式的垂直纳米线(典型的是1-500)， 其中金属电极被包裹在纳米线周围，从而形成栅电极。这样的纳米线晶体管的 布局和加工先前在文献(Bryllert等人的IEEE Electron Device Lett.vol.27， no.5 ， p.323， 2006)和国际专利申请(Wemereson等人的WO2006135336)中已经描舰。
该电路结构會嫩被简化，由于除有源元件(晶体管)之外的纳雜可以用 于形成无源元件，如电阻器和电容器。
依照本发明的纳米线电阻器使用与该纳米线晶体管相同的几何结构，但是 区别在于缺少至纳米线的栅极。电阻可以由该纳米线的几何结构、电导率及其 长度设定。也可以调节线的数量以设计该电阻。该纳米线电阻器因此由具有
5-200nm直径的、平行放置以形成电阻器的垂直纳米线(典型的是1-500)构成。 也可以禾,纳米线的串联连接增加该元件的电阻。纳米线晶体管本身在替换实 施方式中也可以用作电阻器。该纳米线方法的一个好处是，这个结构中的电阻 器基本上是无栅极的晶体管，并且该电阻器可以以与晶体管相同的方式制造。
依照本发明的纳米线电容器由對以于晶体管几何结构的垂直几何结构的许 多纳米线(典型的是1-500)构成。形皿绕金属，并且该金属用作一个电容器 电极，且该纳米线用作另一个电容器电极。基本上该纳米线电容器当作具有延 长的栅极长度的纳米线晶体管制造。纳米线可以从S^反侧或从顶侧或从两侧被 接触。在替换实施方式中，该金属覆盖纳米线的顶部，且该纳米线仅仅从一侧 被接触。该电容器的电容由该电容器中的线的数量、纳米线的直径、巻绕栅极 的长度(10-3000nm)和介电层的厚度及介电常数设定。该介电层可以是例如 A103、 HfD2、 Ti02、 SiNx、 Si02或其组合的任何高k材料。
依照本发明的纳米线电路包括上述纳米线元件的选择。依照本发明，晶体 管几何结构是这样的，栅电极与源电极或漏电极形成在相同的互连层上，且任 何分支电路都可以利用仅仅两层互连形成。术语"互连"在本申请中解释为电路 中的电连接，例如连接至U纳微的端子、两个纳職之间的连接、输入端等等。
"互连层"^:包括分布在横向层上的多个电连接。
本发明将进一步以不同电路的例子图示，代表本发明的不同实施例。电路 视为非限制例。本发明概念也能够用在其它电路中，这是本领域技术人员在给 出当前描述下能够设计出的。在所有这些实施例中，使用两层互连，且在该两
层互连的一个中提供栅tM^各(gateaccess)。
参照图2a和b，依照本发明的纳米线电路至少包括第一纳米线晶体管8， 该晶体管包括从基板4突出的第一纳米线5。该第一纳米线5具有围绕其长度的 一部分配置的第一围栅电极23。两个互连层1、 2用于实现纳米线晶体管8的源极接触和漏极接触和围栅电极23。该互连层的一个是位于^^及4上的第一互连 层1，该互连层提供连接至该第一纳米线8的底端的电极16。该第一纳米线8 的该第一围栅电极23衞共在两个互连层1、 2的一个中。
图2a和b进一步示意性的图示出了形成反相器电路的本发明的一个实施 例。该反相器包括从基板4上突出的并排的第一和第二纳米线5、 6。输入电极 16和输出电极15形成在位于基板4上的第一互连层1中。第一和第二纳米线5、 6置于输出电极15上。单个电极19、 20形成在每个纳米线5、 6的顶部。第一 和第二纳米线5、 6具有分别沿其长度的一部分配置的第一和第二围栅电极23、 54。第一围栅电极23连接至输入电极16，且第二围栅电极24连接至输出电极 15。两个围栅电极23、 24都JIJ共在第一互连层1内，但不限于此。第一和第二 纳米线5、 6的配置分别形成了互补增强模式和f^^莫式WIGFET8、 9。依照本 发明，纳米线5、 6具有相同的电荷载流子类型，例如，纳^i戋5、 6都是n型 或p型，虽然具有不同的阈值电平。因此该纳米线晶体管能够视为单极晶体管。 但是，该纳米线晶体管能够形成为不具有招可如MOSFET中的pnp区域或npn 区域。
在本发明的一个实施例中，位于基板上的第一互连层1的电极15、 16连接 至巻绕结构的纳米线5、 6。
图3示意性的图示出了依照本发明的CMOS环形振荡器的侧视图和顶视 图，该振荡器基于n型8和p型9纳米线晶体管两者的使用。基本功能是具有 相同输入到栅极23、 24的每种类型的一个晶体管8、 9的串联连接的反相器， 且其中输出15是来自两个晶体管8、 9之间的节点。对晶体管8、 9应用固定电 位，且ffi31将一个反相器中的输出15连接至奇数晶体管对中的下一个的输入16 来形成环形振荡器。在垂直纳米线技术中，反相器对可以通过平行放置两种类 型纳米线晶体管8、 9和通过SI反电极15和顶部电极19、 20的图案化来形成。 基板电极15形成该反相器的输出节点，且两个晶体管8、 9置于该电极15上， 但是它们具有^^虫的顶部电极(分别是接地(GRD) 19和驱动电压(Vdd) 20)。 该晶体，接至相同的栅电极23、 24 (输入)，其又连接至振荡器的前一级的输 出电极15 (基板电极)。Mil将该串联中的末级的输出15连接至第一级，比如 通过基板电极的图案化，形成该振荡器。该图案化可以给出沿该基板电极的P 阱和N阱区域的交替。该P阱和N阱区域可以通过位于N/P阱区域顶部的
8接触M接。在替换实施方式中，基板15和顶部电极19、 20具有相反的几何 结构。该技术的一个好处是1观两个互连层1、 2形成该振荡器。
图4图示出了依照本发明的DCFL环形振荡器的侧视图和顶视图，其基于 具有不同阈值电压的晶体管8、 9的使用。基本功能是具有每种类型的一个晶体 管的串联连接的反相器，且其中输入提供给该一个晶体管(另一个作为其栅极 连接至输出的负载)，而且其中输出15来自两个晶体管8、 9之间的节点。对晶 体管对应用固定电位，且通过将一个反相器中的输出连接至奇数晶体管对的下 一个的输入来形成环形振荡器。在垂直纳米线技术中，反相器对可以通过平行 放置两种类型纳米线晶体管8、 9和M基板电极15和顶部电极19、 20的图案 化来形成。基板电极15形成该反相器的输出节点，且两个晶体管8、 9置于该 电极15上，但是晶体管8、 9具有单独的顶部电极(分别是接地(GRD) 19和 驱动电压(V^)20)。驱动晶体管连接至栅电极23 (输入)，该栅电极23皿接 至该振荡器中前一级的输出电极15 (基板电极)。 ￡将该串联中的末级的输出 连接至第一级，比如通过基板电极的图案化，形成该振荡器。在替换实施方式 中，基板和顶部电极具有相反的几何结构。该技术的主要好处是仅用两个互连 层形成该振荡器。
图5图示出了依照本发明的取样保持电路。该取样保持电路的基本构件由 一个纳米线晶体管8和一个纳，电容器12的串联连接构成。晶体管8和电容 器12连接至第二互连层2的顶部电极上，其也形成了该电路的输出。另一个电 容器电极接地，而输入提供给另一个晶体管欧姆电极。该栅极用于给晶体管8 计时，并用于形成取样保持功能。该取样保持电路的布局可以仅仅由两层电极， 也就是两个互连层l、 2实现。输入、栅极偏压和地电平可以由基板上的图案化 电极提供，而输出可以由第二集成层上的图案化电极提供。这两层中的图案可 以形成为具有角度以减小覆盖电容。该实施方式的主要好处是仅用两个互连层。 几个取样保持电路可以并列形成，从而制成模拟到数字转换器。该取样保持电 路也可以与纳雜电阻阶梯(ladder)结合，其为连续比较器衛共参考电压。在 电阻阶梯的情况下，纳米线电阻器ll可以成对形成，这样电流从保持^tf尔性的 两个互连层之间经过，其连接至该取样保持电路的输出。
图6图示出了依照本发明的比较器电路，通过以不同方式结合纳米线晶体 管8和纳米线电阻器11形成该电路。时钟差动比较器可以由两个电阻器11和七个晶体管8构成，其中利用两个 互连层，即两层电极完成该集成。两个电阻器/晶体管对用于形成差动放大器， 并且其它晶体管用于给比较器计时，并缓冲输出。上述比较器的主要好处是能 够仅用两个互连层形成，并且这些可以形成一定角度以降低寄生电容并在该电 路内传递信号。也可以利用两个不同的方向访问该电路，并且该两个不同的方 向可以掛共输入和时钟信号。
虽然以从基板突出的纳米线的方式描述了实施例，但是本领域技术人员了 解该S^反可以被掛M在纳米线和^fet间的中间层。
一般，权利要求中所用的全部术语都依照它们在该技术领域中的通常含义 解释，除非这里另外明确定义。
虽然本发明连同目前被认为是最实用和优选的实施例已经被描述，但是可 以理解本发明不局限于所公开的实施例，相反地，本发明旨在覆盖所附权利要
求内的各种改变和等效配置。
10
权利要求
1.一种纳米线电路，至少包括第一纳米线晶体管(8)，其中该第一纳米线晶体管包括从基板(4)突出的第一纳米线(5)，该第一纳米线(5)具有围绕其长度的一部分配置的第一围栅电极(23)，其特征在于，利用两个互连层(1、2)，其中一个是位于该基板(4)上的第一互连层(1)，提供连接至该第一纳米线(5)的一端的电极(15)，并且该第一纳米线(5)的该第一围栅电极(23)被提供在该两个互连层(1、2)中的一个中。
2. 根据权利要求1的纳米线电路，其中该纳米线电路包括第二垂直纳M 晶体管(9)，该第二垂直纳米线晶体管(9)包括从基板(8)突出的第二纳米 线(6);该第二纳米线(6)具有围绕其长度的一部分配置的第二围栅电极(24); 并且该第一和第二纳米线(5、 6)具有相同的电荷载流子类型。
3. 根据权利要求1或2的纳米线电路，其中戶鹏内米线(5、 6)酉己置在该 第一互连层(1)的电极(15)上。
4. 根据权利要求2或3的纳米线电路，其中第一和第二纳雜(5、 6)的 每一个的一端连接至该两个互连层(1、 2)的一个的公共源/漏电极，并且第一 和第二纳米线(5、 6)的每一个的另一端连接至该两个互连层(1、 2)的另一 个中的单个电极，形成晶体管对。
5. 根据权禾腰求4的纳米线电路，其中第一和第二纳米线(5、 6)的每一 个的一端连接至该第一互连层(1)中的公共源y漏电极(15)，并且第一和第二 纳米线(5、 6)的每一个的另一纟M接至该第二互连层(2)中的单个电极(19、 20)。
6. 根据权利要求24中的任一个的纳米线电路，其中该第一围栅电极(23) 连接至电压输入端，并且该第二围栅电极连接至该公共源/漏电极(15)。
7. 根据战任一个权利要求的纳米线电路，其中该纳米线电g鲍括纳機 电阻器(11)。
8. 根据战任一个权利要求的纳米线电路，其中该纳米线电路包括纳職 电容器(12)，该纳米线电容器(12)具有围绕其长度的一部分配置的第三围栅 电极，i織三围栅电极被掛共在该两个互连层(1、 2)的一个中。
9. 根据权利要求4-8中的任一个的纳米线电路，其中多个晶体管对串联连接，每个晶体管对都具有输入和输出，并且一个晶体管对的输出连接至另一个 晶体管对的输入，以形成环形振荡器。
10. 根据权禾腰求9的纳雜电路，其中该第一和第二纳米线(5、 6)具 有不同的电荷载流子类型，并且来自所述一个晶体管对的第一和第二垂直纳米 线晶体管之间的节点的输出被连接至所述另一个晶体管对的第一和第二围栅电 极(23、 24)。
11. 根据权利要求9的纳米线电路，其中第一和第二垂直纳米线晶体管(8、 9)具有不同的阈值电压，并M自所述一个晶体管对的第一和第二垂直纳米线 晶体管之间的节点的输出被连接至所述另一个晶体管对的第一围栅电极(23)， 第二围栅电极(24)连接至该输出。
12. 根据，任一个权利要求的纳米线电路，其中该电路适合于取样保持 应用或用作比较器。
13. 根据战任一个权利要求的纳職电路，其中戶腿纳織用III-V族半 导体材料制成。
14. 根据战任一个权利要求的纳職电路，其中该對反用III-V族半导体 材料制成。
15. 根据权禾腰求1或2的纳米线电路，其中第一互连层(1)的电极(15) 以巻绕结构形式连接至所述纳米线。
全文摘要
提出一种纳米线电路结构。该技术包括纳米线晶体管(8，9)，和可选的纳米线电容器(12)和纳米线电阻器(11)，这些仅仅使用两层互连(1，2)来集成。环形振荡器、取样保持电路和比较电路的实施都可以在该纳米线电路结构中实现。电路输入和电路输出以及每个电路内的晶体管连接都以两层互连(1，2)提供。
文档编号B82B1/00GK101687631SQ200880010061
公开日2010年3月31日 申请日期2008年3月28日 优先权日2007年3月28日
发明者L·-E·沃纳森 申请人:昆南诺股份有限公司