用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件的制作方法

专利名称：用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件的制作方法
技术领域：
本发明最一般地涉及纳米元件电子领域并涉及纳米制造领域。 具体而言，本发明涉及用于在传统或标准的电子元件之间在半导
体器件中实现纳米电路结构的方法。
对于标准的电子元件，或只是标准的电子装置，引入如下元件作
为参考，例如通过光刻技术获得的二极管、电容器、MOSFET晶体管或 其部分，即，在最后分析中，尺寸依赖于光刻源波长的电子装置。 本发明还涉及包括纳米电路结构的半导体器件。
背景技术：
已经知道，在电子领域中，尤其感觉到对实现越来越小尺寸的电 路构造的需求。
持续的电路结构微型化和增厚的兴趣已经将电子装置推向了在该 特殊技术领域中定义的纳米时代。
特征在于实现纳米尺度结构(NLS-纳米长度尺度)的能力的纳米 时代的到来，也使得能够推动所谓的混合电子学的发展的背景，混合 电子学即一种特殊的领域，其中硅技术的"传统的"电子学遇到了通 过化学合成实现的分子元件的纳米世界。
分子元件一般意味着能够执行特定的电学和机械行为的不同功能 性分子。
在这种设置的背景之下，集成电子电路可以示意性地表示为包括 彼此关联的纳米区域或部分和微米区域或部分的电路。
微米区域又被分割成有源区域和场，且它一般包括晶体管、电容 器、二极管和寻址器件、逻辑和标准电子存储器件。与此对照，纳米 区域意在包括例如在纳米电路结构中安置的分子器件。
不管获得的结果如何，电子元件微型化到几十纳米的范围和上述 类型的电路的实现已经激起了几乎所有试验方面的兴趣，且其在工业 程度方面的实现问题仍然基本没有得到解决。
这种限制主要是由于这样的事实在半导体器件集成电路中实现 纳米电路结构或构造，以及将这些结构与器件标准电子元件连接，一 般需要使用电子光刻(lithography)(电子束光刻)。
其实施例由Y. Chen等研发，且在Appl. Phys. Lett. 82， 1610 (2 003) 中以及Nanotechnology 14 462 ( 2003 )中发表。
这些技术需要昂贵和复杂的工具，也特别需要尤其长的光刻蚀刻 时间，且它们不便于用于在半导体器件集成电路中实现整个纳米部 分。
基于多隔离物的图形化j支术(Multi Spacer Patterning Technology)的方法也是已知的，它们关于最先进的光刻技术在重复 纳米结构实现中有所改进。"纳米电子学中的策略(Strategy in Nano-electronics )，， - Microelectro Eng.
然而，电子光刻现在基本用于实现所述纳米结构的接触，以实现 与半导体器件标准元件的连接。
在这种情况下，电子光刻或任意其他最新一代的光刻技术所涉及 的电路部分，尽管更加受限制，但是涉及用于工业规模应用的十分相 关的实现次数。
而且，尽管这种技术仅用于纳米区域中减少的部分，仍然没有解 决如下问题，即，发现能够在几十纳米的电磁谱区域中工业性操作的 足够强的光源或有效光学系统。
本发明的技术问题是提供一种用于在传统的电子元件之间在半导 体器件中实现纳米电路结构，克服所述缺点。

发明内容
本发明的解决思想是使用多隔离物(spacer)图形化技术(MSPT) 来获得纳米电路结构，该纳米电路结构可以直接被半导体器件中的至 少一个标准电子元件访问和寻址。
基于该解决思想，通过在所附权利要求1中定义的用于实现所述 类型的电路结构的方法解决技术问题。
惊奇地发现，首先通过MSPT实现具有预定构造的种子(seed )隔 离物，且然后使用该种子隔离物作为基础，还通过MSPT获得直接面向 集成电路有源区域寻址且由此可以通过标准电子装置直接寻址的所述
结构，可以在标准电子元件之间实现纳米电路结构。
根据本发明的方法的特征和优点将从下面参考附图的非限制性实 例给出的实施例的描述变得显现。


图1是根据本发明的方法获得的包括纳米电路结构的半导体器件
的村底的局部示意性平面和放大的视图la示出了在根据本发明的方法获得的纳米电路结构的中间制造 步骤过程中的图1的衬底；
图lb示出了在根据本发明的方法获得的纳米电路结构的某些中间 制造步骤过程中，图la的衬底沿着线I - I的剖面图2 ~ 6示出了在根据本发明的方法获得的纳米电路结构的某些中
间制造步骤过程中的图1的衬底；
图7示出了包括根据本发明的备选实施例获得的纳米电路结构的
图1的衬底的放大尺度的透视图8和9示出了根据本发明的方法的某些步骤以获得图7的结构； 图IO和11示出了根据本发明的方法的某些步骤过程中，图7的
结构细节；
图12示出了包括根据本发明的方法的另一备选实施例获得的纳米 电路结构的半导体器件的衬底；
图12a ~ 12n示出了根据本发明的备选实施例的方法的某些步骤；
图12o示出了通过参考图12a 12n所述的方法的步骤获得的包括 纳米电路结构的半导体器件的衬底；
图12p~ 12r示出了包括根据本发明的方法的另一备选实施例的纳 米电路结构的半导体器件的衬底；
图13 ~ 15示出了根据本发明的方法的另一备选实施例获得的包括 纳米结构的衬底；
图13a、 13b和13c示出了根据本发明的方法的某些步骤以获得图 13的结构；
图16~19示出了根据本发明的另一备选实施例的方法的某些步
骤；
图20~25示出了根据本发明的另一备选实施例的方法的某些步
。
具体实施例方式
此后描述的步骤不形成用于获得通过标准电子元件直接寻址的纳 米电路结构的完整的方法流程，仅为本领域的一般专家示出了那些必 须的步骤以理解此后描述的本发明。
还值得注意，附图是衬底的部分的示意图，在该村底上，根据本 发明的某些方法步骤实现集成电路，且它们并没有按比例绘出，而是 以强调本发明的重要特征的方式绘出。
通过使用半导体电子器件制造中使用的一般的技术，尤其是传统
的光刻或光刻法以及多隔离物图形化技术(MSPT)，可以实施本发明， 后一种技术可用于实现所述结构。
尽管已知，为简单起见，值得简要地概括MSPT的特有方面，通过 MSPT，有利地是可以以极大精确度和控制，实现具有极度减小尺寸的 隔离物。
MSPT是空间图形化技术SPT的迭代，通过SPT,可以使在衬底上 沉积的预定材料薄层或膜的厚度(垂直维度)变成相同材料的隔离物 的宽度(水平维度)。
该技术开发了以极其精确的方式控制沉积层厚的可能性，以及很 多材料与它们下面的形貌(topograhy)均匀地一致的能力。
通过最初使用提供垂直于衬底延伸的至少一个侧壁的种子块 (seed-block),允许将垂直维度或范围变成水平方向的。通过沉积层 的各向异性蚀刻获得与种子块側壁相邻的隔离物。
在进一步受控制的沉积和各向异性蚀刻以后，选择性地去除不同 材料的能力允许获得其他的隔离物和不同的复杂结构。
实际上，可以实现这样一种子结构，其中仅一个维度依赖于光刻， 而剩余两个维度通过控制沉积层厚获得，甚至在几个纳米内。
如果所述材料是氧化硅，通过受控沉积，例如，通过"CVD"(受 控气相沉积)氧化物获得所述层，或备选地，且因为通常优选地执行 较高的控制，例如，通过"热氧化"技术从下面的硅层生长氧化物获 得所需的层。
现在参考图1,示出了其上实现了集成电路的半导体器件的衬底
A。衬底A包括多个有源区域，在该图中示出的实例中示出了 4个有源 区域1。
优选地，这些有源区域1实现了与相应标准电子元件的接触或接 触部分，例如，M0SFET晶体管的源极或漏极接触，并且，例如，它们 可以是重掺杂衬底区域。
通过光刻在衬底A (例如是硅衬底)上打开相应窗口，依次获得所 述4个有源区域1。
这些优选地根据矩阵构造(在该实例中是2x2矩阵)实现的有源 区域l，具有几百纳米的尺寸，到了掩模容差极限，因为它可以通过使 用标准光刻获得，由此它们通过最好具有相似尺寸的衬底部分彼此分 开。
还参考图1，根据本发明的方法获得的纳米电路结构整体用2表 示。具体而言，在该实例中，结构2包括两个基本C形的隔离物3。
优选地由多晶硅制成的隔离物3是结构2的导电部分，并且它们 实现了纳米线，根据本发明，所述纳米线包括至少部分地在衬底A的被 包括在有源区域1之间的区域A，中延伸的第一部分3a，以及至少一个 第二接触部分3b,该第二接触部分基本与第一部分3a正交，向着相应 的有源区域1寻址，并向上延伸以至少部分地跨过相应的有源区域1。
仍然特别参考图1所示的实例，应当注意，对于每个纳米线3，这 些第二部分3b是2个且它们优选地对应于每个纳米线3的C的翼。
仍然优选地，每个第二接触部分3完全横跨相应的有源区域1。
必须记住，根据示意图，有源区域l属于所谓的微米电路区域。
考虑部分3a，它们至少部分地延伸到有源区域1之外，例如，它 们意在接触一个或多个分子器件(在图中没有示出)，根据相同的示意 图，它们和分子器件一起定义了电路纳米元件。
结构2还可以包括绝缘隔离物8，例如C形氧化硅绝缘隔离物，在 导电隔离物3的背风(lee)处实现，且被包括在其间，如图1所示。
为了获得结构2，根据本发明的方法，首先在如图la所示的衬底 A上提供预定的第一材料的种子层或膜4的实现。
优选地，通过氧化物层的受控生长，优选地从单晶硅衬底生长的 氧化硅，在衬底A上实现种子层4。然而，根据原先的描述，可以通过 不同材料的受控沉积，例如，通过沉积氮化硅薄膜的薄层或沉积的氧
化硅或甚至通过沉积的多晶硅氧化获得种子层4。
根据本发明，如图2所示，由此提供在村底A上延伸到有源区域1 之外并经过衬底A的被包括在有源区域1之间的所述区域A，上的掩模 隔离物5的实现。
在该图的实例中，第二预定材料的掩模隔离物5在有源区域1的 矩阵布置的列的方向延伸，然而，它可以在有源区域1的矩阵结构的 行的方向上、跨过衬底A的所述区域A，延伸。
本发明的范围的一个重要方面是掩模隔离物5具有几纳米宽的尺 寸，优选地，小于50 nm。
值得注意，根据本发明，掩模隔离物5具有延伸预定长度部分的 端部5a，在衬底区域A，之上在所述矩阵布置的列的方向延伸。
类似地，如果掩模隔离物5沿着矩阵行(raw)方向实现，端部5a 将越过(go over)衬底A的区域A，。
根据本发明，掩模隔离物5通过MSPT由绝缘材料制成，例如由氮 化硅制成。
具体而言，为实现掩模隔离物5，首先使用在衬底A的外围部分上 沉积的且以100表示的种子块，如图lb(a)所示。
此后，沉积具有预定厚度x的至少一个层，根据被定义为牺牲层 (未示出)的常规材料的掩模隔离物5占据的位置，该厚度被调整(调 节)，接着通过传统的各向异性蚀刻限定牺牲隔离物101，其宽度对应 于所述牺牲层的厚度x,如图lb (b)所示。
该牺牲层的厚度x被选择，从而实现牺牲隔离物101，它从种子块 100延伸，部分地在其中间部分的背风处上方覆盖衬底A的区域A，。
此时，如图lb(c)所示，通过MSPT,对应于该中间部分实现具有 所需宽度A (优选地，小于50 nm的宽度)的掩模隔离物5。
最后，种子块100和牺牲隔离物101被选择性地去除，如图lb(d) 所示，在衬底A上只留下掩模隔离物5。
根据本发明的另 一特征，至少另 一个掩模6由此提供在氧化物层4 上，沿着基本垂直于掩模隔离物5的方向延伸。
在该图的实例中，掩模6是两个且它们通过传统的光刻限定抗蚀 剂层获得。
优选地，限定抗蚀剂层以实现这些掩模6，如图3所示，每个掩模
与掩模隔离物5的相应的端部5a交叠。
此时提供种子层4的选择性去除。例如，通过化学蚀刻、 一般地 等离子蚀刻，获得所述选择性去除，如图4所示，通过该步骤，仍然 暴露的氧化物层的部分，即，不被隔离掩模5和抗蚀剂掩模6保护的 部分，；故去除。
掩模隔离物5和掩模6的进一步常规选择性去除，暴露了种子层4 的剩余部分，这里定义为种子隔离物且以7表示，如在图5中强调的。
实践中，首先通过掩模隔离物5和掩模6实现预定的结构，然后 该结构通过掩模操作，转移到实现所述种子隔离物7 (优选地I形)的 种子层4。
具体地，种子隔离物7包括通过在衬底A上生长氧化物层4获得 的线性部分7a，其具有对应于掩模隔离物5的宽度A的宽度以及几纳 米的高度，在2 50mn的范围内可调整(调节)。该线性部分7a在村 底A的被包括在有源区域1之间的区域A，中延伸，且它依次连接到与 之垂直的两个相对部分7b，每个部分7b都在相应有源区域l (在本实 例，沿着行方向的两个连续的有源区域1 )的背风处延伸出衬底A的区 域A，。
根据本发明，多晶硅层的受控沉积，接着是沉积层的各向异性蚀 刻，实现了所述的纳米电路结构2，如图1所示，所述结构2包括一对 镜像相同且基本C形的导电隔离物或纳米线3。
具体而言，电路结构2包括两个纳米线3，每个纳米线3都具有第 一部分3a，它们彼此平行，在有源区域1之外衬底A的区域A，中延伸， 这可以有利地形成用于电路集成的分子器件(在图中未示出)的导电 和控制端子。
而且，每个纳米线3包括两个第二接触部分3b，它们与相应的第 一部分3a基本垂直，且每个向着一个相应的有源区域l寻址，并向上 延伸以至少部分地跨过该一个相应的有源区域1。
因此，通过所述第二接触部分3b，电路结构2被直接布置成通过 有源区域1被标准电子装置寻址。
在本方法的优选实施例中，根据本发明，在所述基本C形的纳米 线3的实现之前，实现绝缘隔离物8，使得后者再现(reproduce)种 子隔离物7的至少一部分轮廓。具体而言，如图6所示，还是通过MSPT
实现基本C形的绝缘隔离物8，优选地，绝缘隔离物8由氧化硅制成。 这些绝缘隔离物8的作用是补偿主要由光刻精度限制导致的有源
区域1和种子隔离物7的所述部分之间的过度的真空。
实际上，这些种子隔离物8用作"隔离物"或"垫片"，且它们允
许纳米线3的第二接触部分3b相对于有源区域1正确地定位。
现在，特别参考图7的实例，它示出了通过根据本发明方法的备
选实施例获得的纳米电路结构12。在该备选实施例中，与原先参考原
先的实施例描述的元件在结构和功能上类似的元件将以相同的数字或
引用表示。
电路结构12包括多个基本L形的导电隔离物或纳米线13。在这种 情况下，每个纳米线13包括在衬底A的被包括在有源区域1之间的区 域A，中延伸的第一部分13a，以及单个的第二接触部分13b，该第二接 触部分基本正交于第一部分13a，向着一个相应的有源区域1被寻址， 并向上延伸以接触、至少部分跨过该一个相应的有源区域1。
为了获得结构12，首先实现如图8所示的结构2a。该结构对应于 原先参考图1所示的结构2，只是它不具有绝缘隔离物8。
因此，结构2a由两个镜像相同的基本C形的纳米线3组成。
然而，根据参考原先实施例示出的实例，可以提供绝缘隔离物8， 而不偏离本发明的保护范围。
如图8所示，各个种子块14然后沉积在种子隔离物7的相对部分 7b上。有利的是，相对并平行的这些种子块14通过光刻技术实现。
此后，在被包括在两个种子块14之间的衬底区域中实现两个覆盖 隔离物15以覆盖结构2a。
覆盖隔离物15传统地通过MSPT获得，且如图9所示，它们覆盖 整个结构2a，除了其减小的中央部分，该部分是到结构2a的访问窗口 16。
然后提供传统的选择性氧化步骤，通过该步骤，通过窗口 16暴露 的纳米线3的部分被氧化。位于覆盖隔离物15之下并通过其保护的纳 米线3的剩余部分，在该选择性氧化步骤中不被涉及。
对导电的多晶硅的损害，该选择性氧化实现了绝缘的氧化物部 分，该部分与该对纳米线3交叉地延伸。更具体而言，实现绝缘条16a， 从而获得所述4个基本L形的纳米线13，如图7所示，其中示出了去
除了覆盖隔离物15和种子块14之后的结构12。
必须提及，根据本发明，即使通过本发明的备选实施例，可以实 现包括基本L形纳米线的图7所示的类型的结构。具体而言，参考原 先为获得I形种子隔离物7描述的内容，可以指出以下方面。
如果在种子层4上提供单个掩模6而不是如上面参考图3所述的 两个掩模6，在去除掩模隔离物5和抗蚀剂掩模6之后，如图IO所示， 获得基本T形的种子隔离物70。
实际上，基本T形的种子隔离物7对应于基本I形的种子隔离物7 的一半。
根据本发明，在种子隔离物70上的多晶硅层的受控沉积，接着的 沉积层的各向异性蚀刻，允许获得纳米电路结构，该结构包括成对的 镜像相同的、基本成L形的纳米线，如图11所示的纳米线23。
应当注意，纳米线23包括相应的第一部分23a和相应的第二部分 23b，所述相应的第一部分23a彼此平行并至少部分地在有源区域1之 外的村底A的区域A，中延伸，且相应的第二部分23b基本垂直于第一 部分23a，接触相应的有源区域l，在图中没有强调这些有源区域。
根据本发明，还可以获得更加复杂的纳米电路结构，例如，图12 所示的结构。
该电路结构包括基本L形的纳米线33通过实现使用32整体标识 的所谓的"闩"型结构相交，如在图12中的放大细节强调的。
具体而言，闩电路结构32包括8个纳米线33，它们成对地交叠， 确定4个交叉点34。可以注意闩电路结构32包括两个如图7所示的上 述类型结构，每个结构包括4个基本L形的纳米线。
实际上，这些结构，32a指示的下面的，32b指示的上面的，彼此 正交且它们在彼此平行的两个不同的层上实现。
仍然要注意，对应于交叉点34的两个纳米线33并不直接接触而 是被分离层35隔开。
根据本发明，闩结构还可以包括基本C形的纳米线，如图12o所 示，其中有源区域1之间的闩结构由42表示，包括下部结构52和上 部结构52a,每个结构包括一对基本C形的镜像相同的纳米线53，这
两对基本彼此垂直定位。
现在参考包括基本C形的纳米线的结构描述闩结构的实现。
根据本发明，首先，通过上述方法步骤在单晶硅(monosilicon) 衬底A上实现完全类似于图8的结构2a的结构52，以获得闩结构42。
如图12a所示，结构52包括第一对基本C形多晶硅纳米线53。
在实现第一对纳米线53之后，执行第一氧化或光(light)氧化步 骤，实现某一纳米厚(优选地小于5纳米厚)的第一氧化物保护层54， 所述厚度在分子器件尺寸上可调节，如图12b所示。
然后，提供覆盖步骤，如图12c所示，通过该步骤，在氧化的结 构上沉积覆盖层55 (优选地一百纳米或更厚的多晶硅层)。优选地，后 一步骤之后是水平化(leveling)或平坦化步骤，使该覆盖层55达到 预定的恒定厚度。
此后，通过第二氧化步骤，执行多晶硅覆盖层55的热氧化。如图 12d所示，该第二氧化步骤实现了第二氧化物层56，该第二氧化物层 小于一百纳米厚，优选地，5~70纳米厚。
此时，如图12e所示，以与上面描述的完全相似的方法，通过MSPT 实现小于50纳米宽的(有利的是氮化硅的)掩模隔离物6。掩模隔离 物60沿着与纳米线53基本垂直的方向实现，且它优选地沿着其重心 线与这些纳米线53交叠。
仍然以类似于原先描述的方法，在掩模隔离物60的各个相对的端 部提供两个抗蚀剂掩模61的光刻实现，且以基本与其垂直的方式实 现，如图12e所示。
然后，如图12f所示，优选地，通过化学蚀刻的选择性去除步骤， 去除不被掩模隔离物60和掩模61保护的部分中的第二氧化物层56。
进一步的选择性蚀刻步骤，这一次面向抗蚀剂和氮化硅，去除了 掩模61和掩模隔离物60，如图12g所示，获得基本I形的氧化物种子 隔离物62。
根据本发明，该种子隔离物62然后用于通过MSPT实现一对基本C 形的覆盖隔离物63 (优选地，使用氮化硅获得)，然后用作下面的多晶 硅的非光刻掩模，在下面的描述中这将更加得到体现。
然后，如图12i所示，向着氧化物的进一步选择性去除步骤去除 了种子隔离物62。最后，如图121所示，仍然通过选择性去除步骤， 这一次向着覆盖层55，除了不被覆盖隔离物63掩蔽的部分，多晶硅层 被去除。
另 一针对氮化硅的选择性去除步骤去除了覆盖隔离物6 3且它允许 获得上部结构52a，该上部结构52a包括第二对基本C形的多晶硅纳米 线53,它们基本具有与该对覆盖隔离物63相同的尺寸，如图12m所示。
最后，针对第一氧化物保护层54的最后的选择性去除，导致形成 了如图12n所示的所述闩结构42，包括下部结构52和上部结构52a， 每个包括一对基本C形的镜像相同的纳米线53，这些纳米线交于4个 点。
如果用于接触混合电子电路中的分子器件，上面考虑的类型的闩 电路结构32、 42是尤其有利的。
实际上，纳米线特殊交叉结构不仅允许分子器件在多个点接触(例 如，甚至具有不同的功能的多个分子端)，而且实现了所述分子器件的 外壳，有利于其在混合电子装置中的插入和保持。
值得注意，上述方法还允许获得参考图12所述的包括基本L形纳 米线的所述闩结构32。在这种情况下，可以有利地从图7的结构12 开始，其中在基本L形的纳米线之间提供电分离(绝缘条)。然后在最 初在下部结构32a上生长的氧化物第一保护层54的选择性去除步骤之 前，重复刚才描述的实现对上部结构32b纳米线的导电的多晶硅损坏 的绝缘条的方法步骤，就足够了。
根据本发明，可以提供更为复杂的闩结构，例如，在图12p、 12q 和12r以举例的方式示出且以70、 71和72表示的结构。
具体而言，闩结构70和71每一个包4舌上部结构70a和71a，该 上部结构70a和71a包括一对分别基本为C和L形的镜像相同的纳米 线，与彼此平行布置形成相应的下部结构70b和71b的多对纳米线相 交。
在所述图的实例中，每对纳米线是镜像相同的且分别是基本C和L 形的。
结构72包括第一上部结构72a，该笫一上部结构包括多对镜像相 同的纳米线，与下部结构72b的第二多对镜像相同的纳米线相交。具 体而言，在该图的实例中，下或上部结构72a、 72b的三对纳米线中每 一对与下或上部结构72a、 72b另一个的三对纳米线相交。
根据本发明，通过原先参考图12和12o的闩结构32和42描述的 方法步骤，获得所述闩结构70、 71和72的实现。还必须注意，根据
本发明的另一方面，通过本发明的备选实施例，可以实现像上述结构 一样的闩电路结构。
实际上，可以获得相同类型的更多结构，而不需要重复上述方法 的每个单个步骤。通过使用模具可以允许这样做，所述模具通过根据
本发明的方法获得，并在已知的压印光刻工艺(imprint lithography)中使用，它们将在下面的描述中更加得到体现。
为达此目的，分别返回到I和T形种子隔离物7和70的步骤是有 用的。下面的描述对这些种子隔离物都成立，因此为了描述的简单， 将仅考虑如图10中使用70表示的T形种子隔离物。
现在参考图13a~13c示出这种子基本T形的种子隔离物的实现， 图13a ~ 13c中，例如，在硅衬底B上获得使用17表示的种子隔离物。
如图13a所示，首先在衬底B上实现具有预定纳米高度h(优选地 包括在1 nm~ 100 nm之间的高度)的种子层4a，以获得种子隔离物 17。
使用第一预定材料，例如，通过在硅衬底B上热生长氧化硅层实 现种子层4a。
此后，参考图13a所示，通过MSPT，与原先描述的类似，在该种 子层4a上实现掩模隔离物5a。该掩模隔离物5a使用第二预定材料形 成，优选地，使用氮化硅形成，且它在种子层4a上沿着预定方向延伸。
然后，如图13b所示，实现掩模6a，与掩模隔离物5a交叠，并在 与之基本垂直的方向上延伸。
有利的是，掩模6a通过标准光刻实现，然而，根据本发明，它也 可以通过MSPT获得。
此时，如图13c所示，衬底B上的暴露的种子层4a的选择性去除， 即，不被掩模隔离物5a和掩模6a保护的种子层4a部分的去除，实现 了基本T形的种子隔离物17。
具体而言，种子隔离物17包括线性部分17a，它和与之基本正交 的部分17b相连。
掩模6a和掩模隔离物5a的选择性去除在衬底B上仅留下了种子 隔离物17,根据本发明，该种子隔离物可用于实现基本L形的隔离物 43，例如如图13所示的且在选择性去除种子隔离物17之后示出的。
通过MSPT使用第三预定材料(优选地仍然是氮化硅)形成基本L
形的隔离物43。必须注意这些隔离物43的高度至少等于种子层4a的 高度h。
在所述种子层17的选择性去除之后，如图14所示，在衬底B上 实现第四材料的层44，例如绝缘层。根据本发明并以非限制性的方式， 例如，通过从硅村底B生长氧化物层获得该层44,以达到最好地对应 于隔离物43的高度h的合适高度。
最后，隔离物43的选择性去除实现了所述模具45，根据本发明， 该模具包括基本L形的凹槽45a，该凹槽具有与隔离物43基本相同的 纳米尺寸，如图15所示。
后面将更好地示出，通过纳米压印光刻工艺(纳米压印光刻-NIL )， 模具45可以有利地用作在半导体器件衬底上直接实现基本L形的纳米 隔离物的图形。
简而言之，NIL是一种光刻工艺，通过它，通过在衬底上压印形貌 或图形定义图形或模具的预定形貌。通过对在衬底上用作掩模的合适 的树脂进行机械变形获得所述压印图案(imprint )。
这样可以使用模具45来直接获得基本L形纳米线(或当通过使用 基本I形种子隔离物实现模具时获得基本C形的纳米线)，而不必重复 上述一系列步骤。
为达此目的，可以指出下面的内容。
首先，例如使用多晶硅实现上述类型的模具45，即，实现包括L 形(或C形)压印图案的模具。
此后，模具被压印在原先在衬底47 (例如多晶硅层)上沉积的抗 蚀剂层46上，如图16所示。通过温度和/或压力和/或照射，压印图 案被传统地从模具转移到抗蚀剂。
接下来通过各向异性蚀刻的选择性去除步骤，去除了 "压印的" 抗蚀剂部分，在多晶硅衬底47上留下一对抗蚀剂隔离物48,其具有与 模具45的凹槽45a相同的形状，即，基本L形的形状，如图17所示。
抗蚀剂层46可以使用适于用在压印光刻工艺中的任何已知树脂实现。
抗蚀剂隔离物48用作针对下面的多晶硅衬底47的掩模；然后， 在针对多晶硅的选择性蚀刻之后，除了被抗蚀剂隔离物48掩蔽的受保 护部分之外，多晶硅被去除，如图18所示。在考虑一对基本L形的镜
像相同的纳米线(优选地由多晶硅制成)49的情况下，接下来的抗蚀 剂隔离物48的去除实现了所需的结构。
适当地，如上所述的闩结构可以通过使用上面考虑的类型的模具 实现。
有利的是，模具45可用于在第一平面上实现成对的基本L形(或 C形)多晶硅纳米线，以获得一个或多个下部结构，在图20中示出的 纳米线限于在衬底B上实现并以80表示的一对基本L形的纳米线。
然后，多晶硅热氧化步骤导致形成氧化物层，获得如图21所示的 氧化的纳米线81。有利的是，该氧化物层可以具有在分子器件的尺度 上调节的尺寸。
在图22中示出了接下来在下部结构的氧化的纳米线"上沉积多 晶硅层82的步骤。该沉积步骤之后可以是沉积的多晶硅层82的平坦 化步骤以及又一次氧化步骤，以获得预定恒定高度的多晶硅层8乙
然后，通过NIL和相同模具45的使用，在多晶硅层82上实现成 对的基本L形的抗蚀剂纳米线83，如图23所示，它们沿着与下部结构 的氧化的纳米线81基本垂直的方向布置。
此时，如图24所示，通过多晶硅的选择性蚀刻执行的去除步骤， 进一步转移了模具(即基本L形的纳米线的模板)到下面的多晶硅层 82上。
因此，在第二平面上获得了上部结构84，其包括多对基本L形的 镜像相同的多晶硅纳米线85，与下部结构的成对的纳米线相交。
最后，在去除抗蚀剂83之后且在选择性蚀刻先前多晶硅纳米线80 上生长的热氧化物层的步骤之后，获得如图25所示的用86表示的闩 结构。
具体而言，闩结构86包括下部结构86a,该下部结构包括一对的 基本L形的镜像相同的导电的纳米线80，该纳米线与上部结构84的两 对基本L形的镜像相同的纳米线85相交。
根据本发明的方法的主要优点以这样的事实为代表获得直接适 于通过标准电子器件寻址的纳米电子结构。
具体而言，根据本发明的方法允许实现所述类型的结构，它具有 极其高的精确度以及结构尺寸的控制。
还有利的是，除了快速执行之外，根据本发明的方法是尤其经济
和易于实现的，提供了易于与当前用于实现半导体电子装置的生产工 艺集成的步骤。
而且，如果电路结构完全通过MSPT实现且如果其本身或一部分通 过使用NIL实现，根据本发明的方法尤其专用于包括这种结构的集成 电路的大规模生产的工业应用。
基本上，通过本发明可以实现纳米电路结构，或在用纳米表示的 集成电路区域中聚集更多的纳米结构，其可以直接由标准电子器件寻 址，即，由通常定义为微米区域的直接可存取电路部分寻址。
很明显，为了满足偶然性和特别的需求，本领域技术人员可以给 上述本发明带来很多变化，然而，它们都被包括在下面的权利要求定 义的本发明的保护范围内。
权利要求
1.一种用于在半导体器件中实现纳米电路结构(2)的方法，其特征在于包括以下步骤a)在所述半导体器件的衬底(A)上实现多个有源区域(1)；b)在所述衬底(A)上实现第一材料的种子层(4)；c)在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中在所述种子层(4)上实现第二材料的掩模隔离物(5)，所述掩模隔离物(5)通过MSPT实现且具有至少一个在所述区域(A’)上延伸的端部(5a)；d)实现至少一个掩模(6)，其与所述掩模隔离物(5)交叠并在与所述掩模隔离物(5)基本垂直的方向上延伸；e)选择性地去除在所述衬底(A)上暴露的种子层(4)；f)选择性地去除所述至少一个掩模(6)和所述掩模隔离物(5)，获得种子隔离物(7；70)，它包括线性部分(7a)，该线性部分在所述区域(A，)中延伸并连接到与之基本正交的至少一个部分(7b)；g)最终通过MSPT从所述种子隔离物(7；70)实现至少一个绝缘隔离物(8)，所述至少一个绝缘隔离(8)再现所述种子隔离物(7；70)的至少一部分轮廓；h)通过MSPT从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)实现至少一个导电材料的纳米线(3；13；23)，所述至少一个纳米线(3；13；23；33)包括至少部分地在所述区域(A’)中延伸的第一部分(3a；13a)以及与相应有源区域(1)接触的至少一个第二部分(3b；13b)，所述第二部分(3b；13b)基本正交于所述第一部分(3a；13a)。
2. 根据权利要求1的方法，其特征在于所述有源区域(1)是掺 杂的。
3. 根据权利要求1或2的方法，其特征在于通过标准光刻在所述 衬底(A)上打开相应窗口来实现所述有源区域(1)。
4. 根据前面权利要求其中任意一个的方法，其特征在于种子层 (4)的所述第一材料是氧化物，优选地，是生长在衬底(A)上或沉积在其上的氧化硅。
5. 根据前面权利要求其中任意一个的方法，其特征在于在所述种 子层(4)上实现所述掩模隔离物(5)包括以下步骤 -在衬底A的外围部分上沉积种子块(100);-通过沉积牺牲层和接下来的所述牺牲层的各向异性蚀刻，从所述 种子块100定义至少一个牺牲隔离物101,所述牺牲隔离物101延伸， 以部分地覆盖衬底A的所述区域A，；-通过沉积具有预定厚度A的层和接下来的所述沉积层的各向异性 蚀刻，从所述牺牲隔离物(101)定义掩模隔离物(5);-选择性地去除所述种子块(100)和所述牺牲隔离物(101)。
6. 根据权利要求5的方法，其特征在于所述掩模隔离物使用氮化 硅实现。
7. 根据前面权利要求其中任意一个的方法，其特征在于通过标准 光刻实现定义抗蚀剂层的所述至少一个掩模(6)。
8. 根据权利要求7的方法，其特征在于所述至少一个抗蚀剂掩模 (6)与所述掩模隔离物(5)的所述至少一个端部(5a)交叠。
9. 根据前面权利要求其中任意一个的方法，其特征在于通过沉积 具有预定纳米厚度的绝缘材料层接着进行所述绝缘材料层的各向异性蚀 刻，从所述种子隔离物(7; 70)获得所述至少一个绝缘隔离物(8)。
10. 根据前面权利要求其中任意一个的方法，其特征在于通过沉积 具有预定纳米厚度的导电材料层接着进行所述导电材料层的各向异性蚀 刻，从所述种子隔离物(7; 70)或从所述至少一个绝缘隔离物(8)获 得所述至少一个纳米线(3; 13; 23; 33)。
11. 根据权利要求10的方法，其特征在于所述种子隔离物(70) 包括基本定义了 T的所述线性部分(7a)和与之基本正交的部分(7b)， 且其特征在于所述至少一个纳米线(3; 13; 23; 33)由两个镜像相同且 具有基本L形轮廓的纳米线(23)组成。
12. 根据权利要求10的方法，其特征在于所述两个镜像相同的纳 米线(23)包括相应的第一部分(23a)和相应的第二部分，所述第一部 分是L形的，它们彼此平行并至少部分地在衬底(A)的包括在有源区域(1)之间的区域(A，)中延伸，所述第二部分(Ub)与所述第一部分 基本正交且与相应的有源区域(1)接触。
13. 根据权利要求1~10其中任意一个的方法，其特征在于所述种 子隔离物(7)包括所述线性部分(7a)，该线性部分(7a)连接到基本 与之正交的两个相对的部分(7b)，基本定义了 I，且其特征在于所述至 少一个纳米线(3; 13; 23; 33)由两个镜像相同且具有基本C形轮廓 的纳米线(3)组成。
14. 根据权利要求13的方法，其特征在于所述两个镜像相同的纳 米线(3 )包括相应的第一部分(3a )和相应的两个相对的第二部分(3b), 所述第一部分是C形的，它们彼此平行并至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A，)中延伸，所述第二部分(3b)基本 正交于所述第一部分(3a)，每一个与相应的有源区(l)接触。
15. 根据权利要求13或14的方法，其特征在于它进一步包括以下 步骤i) 在种子隔离物(7)的所述两个相对的部分(7b)上分别沉积 的种子块(14);1)通过MSPT定义两个覆盖隔离物(15)，它们每个从种子隔离物 (14)延伸，以部分地覆盖衬底A的包括在有源区域(1)之间的所述区 域(A，)，形成所述覆盖隔离物(15)之间的窗口 (16);m) 对应于在所述窗口 (16)中暴露的所述两个纳米线(3)的部 分，氧化所述两个纳米线(3)，形成与所述两个纳米线(3)交叉延伸的 绝缘条(16a);n)选择性地去除所述两个覆盖隔离物(15)和所述两个种子块 (14 ),获得纳米电路结构12，该结构包括镜像相同成对形成的4个基本 L形的纳米线(13)，所述成对的纳米线(13)与所述绝缘条(16a)分 离。
16. —种用于在半导体器件中实现纳米闩电路结构(32、 42、 70、 71、 72)的方法，其特征在于它包括以下步骤-根据前面权利要求其中任意一种的方法，在衬底(A)上在有源 区域(1)之间实现下部结构(32a、 52、 70b、 71b、 72b)，该下部结构 包括至少 一对镜像相同的纳米线；-在所述下部结构(32a、 52、 70b、 71b、 72b)上实现第一保护 层(54),其优选地由氧化硅形成，具有优选地小于5纳米的纳米厚度；-在所述第一保护层(54)上实现覆盖层(55)，其优选地由多晶硅 形成，且最终平坦化所述覆盖层(5)于预定恒定高度；-实现优选为氧化硅的第二层(56 )，该层所具有的纳米厚度优选地 小于一百纳米，更优选地包括在5~70纳米之间。 -通过MSPT在所述第二层(56)上实现至少一个掩模隔离物(60)， 其与所述下部结构(32a、 52、 70b、 71b、 72b)的所述至少一对纳米线 (53)相交；-实现至少一个掩模(61)，其与所述至少一个掩模隔离物(60)的 端部交叠，并在与之基本垂直的方向上延伸；-选择性地去除不被所述至少一个掩模隔离物(60)和所述至少一 个掩模(61)保护的部分中的所述第二层(56);-选择性地去除所述至少一个掩模(61)和所述至少一个掩模隔离 物(60)，获得至少一个种子隔离物(62);-通过MSPT从所述至少一个种子隔离物(62)实现至少一对镜像相 同的覆盖隔离物(63)，其与所述下部结构的所述至少一对纳米线交叉布 置；-选择性地去除所述至少一个种子隔离物(62);-选择性地去除不被覆盖隔离物(63)掩蔽的部分中的所述覆盖层 (55)，获得至少一对纳米线，该对纳米线基本具有与所述至少一对覆盖 隔离物(63)相同的尺寸；-选择性地去除所述至少一对覆盖隔离物(63 )，获得上部结构(32; 52a; 70a; 71a; 72a )，所述上部结构包括所述至少一对纳米线，所述至 少一对纳米线基本具有与所述至少一对覆盖隔离物(63)相同的尺寸， 且与所述下部结构的所述至少一对纳米线交叉布置；-选择性地去除所述第一保护层(54)，获得所述闩电路结构；
17. 根据权利要求16的方法，其特征在于所述下部结构或所述上 部结构的所述至少一对镜像相同的纳米线的纳米线基本是L或C形的。
18. —种半导体器件，该半导体器件包括衬底(A)，在该衬底上实现多个有源区域(1)和一种电路结构，所述电路结构定义在衬底(A) 的包括在所述有源区域(1)之间的区域(A，)中，其特征在于所述电路 结构包括多个纳米线(3; 13; 23; 33),所述纳米线每一个包括至少部 分地在衬底(A)的所述区域(A，)中延伸的笫一部分(3a; lh; 2h) 以及至少一个与之基本正交且与相应的有源区域(1)接触的第二部分 (3b; 13b; 23b )。
19. 根据权利要求18的半导体器件，其特征在于所述多个纳米线 由两个具有基本L形轮廓的镜像相同的纳米线(23)组成。
20. 根据权利要求19的半导体器件，其特征在于所述两个镜像相 同的纳米线(23 )包括相应的第一部分(23a )和相应的第二部分(23b )， 所述第一部分(23a)是L形的，它们彼此平行并至少部分地在包括在有 源区域(1 )之间的衬底(A)的区域(A，)中延伸，所述第二部分U3b) 与所述第一部分(23a)基本正交且与相应的有源区域(1)接触。
21. 根据权利要求18的半导体器件，其特征在于所述多个纳米线 由两个具有基本C形轮廓的镜像相同的纳米线(3)组成。
22. 根据权利要求21的半导体器件，其特征在于所述两个镜像相 同的纳米线(3)包括相应的第一部分(3a)和两个相应的相对的第二部 分(3b)，所述第一部分(3a)是C形的，彼此平行并至少部分地在包括 在有源区域(1)之间的衬底(A)的区域(A，)中延伸，所述第二部分(3b)与所述第一部分(3a)基本正交，并且每一个与相应的有源区域 (1)接触。
23. 根据权利要求18的半导体器件，其特征在于所述多个纳米线 由成对的四个镜像相同的纳米线(13)组成，所述成对的纳米线(13) 通过绝缘条(16a)分离。
24. 根据权利要求23的半导体器件，其特征在于所述成对的四个 镜像相同的纳米线(13 )每一个包括第一部分(13a )和第二部分(13b )， 所述第一部分(13a)是L形的并至少部分地在包括在有源区域(1)之 间的衬底(A)的区域(A，)中延伸，所述第二部分(13b)基本与所述 第一部分(13a)正交且与相应的有源区域(1)接触。
25. —种半导体器件，该半导体器件包括其上实现了多个有源区域 (l)的衬底(A)，其特征在于它包括闩电路结构，所述闩电路结构包括彼此交叉实现的下部结构(32a )和上部结构(32b )，上和下部结构(32a, 32b)每个都包括至少一对镜像相同的纳米线(33)，每个纳米线(33) 与有源区域(l)接触，所述下和上部结构(32a， 32b)之一的每对纳米 线与所述下和上部结构(32a， 32b)的另一个的至少一对纳米线相交。
26. 根据权利要求25的半导体器件，其特征在于所述下部结构或 所述上部结构的所述至少一对镜像相同的纳米线的纳米线基本是L或C 形的。
27. —种用于在衬底(B)上实现包括至少一个纳米凹槽(45a)的 模具(45)的方法，其特征在于它包括以下步骤o)在该村底(B)上实现第一材料的预定纳米高度(h)的种子层 (4a);p) 通过MSPT在所述种子层(4a )上实现沿着预定方向延伸的第 二材料的掩模隔离物(5a);q) 实现至少一个掩模(6a)，它与所述掩模隔离物(5a)交叠，在与之基本垂直的方向上延伸；r)选择性地去除所述村底(B )上暴露的所述种子层(")；s) 选择性地去除所述至少一个掩模(6a)和所述掩模隔离物 (5a)，获得种子隔离物(17)，该种子隔离物(17)包括线性部分(17a)， 该线性部分(17a)连接到与之基本正交的至少一个部分(17b);t) 通过MSPT从所述种子隔离物(17 )实现至少一个隔离物(43 )， 所述至少一个隔离物(43)使用第三材料实现，并具有对应于所述种子 层的高度(h)的高度和纳米厚度；u)选择性地去除所述种子隔离物(17 );v) 实现由第四材料制成的层(44)，优选地所述第四材料的层从 所述衬底(B)生长，达到所述至少一个隔离物(43)的所述高度(h);z) 选择性地去除所述至少一个隔离物(43)，获得所述模具(45)， 其中所述至少一个凹槽(45a)具有与所述至少一个隔离物(43)基本相 同的纳米尺寸，由此代表了其压印图案。
28. 根据权利要求27的用于实现模具(45)的方法，其特征在于 所述种子隔离物(17)包括基本定义了 T的所迷线性部分(17a)和与之 基本正交的部分(17b)，且其特征在于所述至少一个隔离物由两个具有 基本L形轮廓的镜像相同的隔离物组成。
29. 根据权利要求27的用于实现模具(45)的方法，其特征在于 所述种子隔离物(17)包括基本定义了 I的所述线性部分(17a)和与之 基本正交的两个相对的部分(17b)，且其特征在于所述至少一个隔离物 由两个具有基本C形轮廓的镜像相同的隔离物组成。
30. 根据权利要求27~29其中任意一个的用于实现模具(45)的 方法，其特征在于所述第一材料和所述第四材料相同，优选地，是氧化 硅。
31. 根据权利要求27 ~ 30其中任意一个的用于实现模具(45 )的 方法，其特征在于所述第二材料和所述第三材料相同，优选地，是氮化硅。
32. 根据权利要求27 ~ 31其中任意一个的用于实现模具(45 )的 方法，其特征在于所述至少一个掩模(6a)通过标准光刻定义抗蚀剂层 实现。
33. —种模具(45)，在压印光刻工艺中用作用于实现纳米隔离物 的图形，该模具包括衬底(B)和与所述衬底(B)交叠的预定材料的层(44)，其特征在于它包括在所述层(44)中获得的至少一个所述纳米尺 寸的凹槽(45a)，与优选正交角部分交叠。
34. 根据权利要求33的模具(45 )，其特征在于所述至少一个凹槽 由两个镜像相同并具有基本L形轮廓的凹槽(45a)组成。
35. 根据权利要求33的模具(45 )，其特征在于所述至少一个凹槽 由两个具有基本C形轮廓的镜像相同的凹槽组成。
36. 根据权利要求33 - 35的模具(45)的用途，用于实现半导体 器件衬底上的纳米电路结构。
全文摘要
本发明涉及一种用于在半导体器件中实现纳米电路结构(2)的方法，包括以下步骤a)在半导体器件的衬底(A)上实现多个有源区域(1)；b)在所述衬底(A)上实现第一材料的种子层(4)；c)在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中的种子层(4)上实现第二材料的掩模隔离物(5)，所述掩模隔离物(5)通过MSPT实现且具有至少一个在所述区域(A’)上延伸的端部(5a)；d)实现至少一个掩模(6)，与所述掩模隔离物(5)交叠并在与其基本垂直的方向上延伸；e)选择性地去除在所述衬底(A)上暴露的种子层(4)；f)选择性地去除所述至少一个掩模(6)和所述掩模隔离物(5)，获得种子隔离物(7；70)，它包括线性部分(7a)，该线性部分在所述区域(A’)中延伸，并连接到与之基本正交的至少一部分(7b)；g)最终通过MSPT从所述种子隔离物(7；70)实现至少一个绝缘隔离物(8)，所述至少一个绝缘隔离(8)再现了所述种子隔离物(7；70)的图形的至少一部分；h)通过MSPT从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)实现至少一个导电材料的纳米线(3；13；23)，该至少一个纳米线(3；13；23；33)包括至少部分地在所述区域(A’)中延伸的第一部分(3a；13a)以及与相应有源区域(1)接触的至少一个第二部分(3b；13b)，所述第二部分(3b；13b)基本正交于所述第一部分(3a；13a)。
文档编号H01L21/768GK101167176SQ200580049636
公开日2008年4月23日 申请日期2005年2月28日 优先权日2005年2月28日
发明者D·马斯科洛, G·塞罗福利尼 申请人:意法半导体股份有限公司