专利名称：减少被测试所影响的电路结构与测试方法
技术领域：
本发明是有关于一种对称电路的测试技术，且特别是有关于一种技术，可以减少 由于测试所产生电晶体特性变化而影响到实质的电路特性，尤其涉及一种减少被测试所影 响的电路结构与测试方法。
背景技术：
一般具有对称结构电路的运算放大器，在经过可靠度测试后，会因元件的操作电 性或周围布局环境不同，而导致内部元件之间的个别衰减程度也会有所差异。这会造成运 算放大器发生错误结果，例如不一致(Mismatch)的问题。图Ia至图Ib为传统运算放大器中的放大电路示意图。图Ia是对称电路单元100， 图Ib是实际运算放大器的操作。参阅图la，对称电路单元100包括四个MOS电晶体Ml M4，以对称的方式配置。一电流源102的一端连接于电晶体Ml与M2之间，而另一端连接于 地电压。电晶体Ml的闸极端连接到一输入端点VI，电晶体M2的闸极端连接到一输出端点 V0。电晶体Ml与电晶体M2构成为一对电晶体。另外，电晶体M3与电晶体M4也构成为一 对电晶体。然而，电晶体Ml与电晶体M3是串联构成一部分电路，而电晶体M2与电晶体M4 也是串联构成另一部分电路。除了闸极端的连接控制会略为不同外，电晶体Ml与电晶体M3 是实质上对称于电晶体M2与电晶体M4。参阅图lb，当外接电阻Rl与R2后，就实际达到运 算放大器的应用。传统运算放大器会因输入讯号VI和输出讯号VO在暂态的电性不同，而导致经过 可靠性测试后，电晶体Ml与M3和电晶体M2与M4的衰减程度不同，因此电晶体Ml和M2会 产生衰减不一致。电晶体M3和M4也同样会产生衰减不一致。所以运算放大器经过可靠度 测试后，其特性会和测试前不同。图2为传统运算放大器输入讯号VI与输出讯号VO的波形图。参阅图2，输入讯号 VI例如是理想的方波，其上升缘与下降源的速度快，近乎阶梯的垂直变化。而输出讯号VO 的上升缘与下降源会随电晶体的特性，会有一些延迟，但是会有理想的一固定值。然而，如 果电晶体在长时间相同电性的可靠度测试后会产生衰减程度不一致，导致放大率的变化。也就是说衰减不一致的产生，是因为运算放大器对称性元件在可靠度测试过程 中，电性或周围布局环境不同而造成衰减程度不同。
发明内容
本发明提供减少被测试所影响的电路结构与测试方法，可以降低元件衰减不一致 的问题。本发明提供一种减少被测试所影响的电路结构，包括一第一测试端与一第二测试 端。一对称电路单元耦接于第一测试端与第二测试端之间。对称电路单元包含多个电晶体， 以对称方式配置构成一第一部分电路与一第二部分电路。一开关控制单元依照一组控制讯 号交替互换第一部分电路与第二部分电路的该些电晶体，以连接到第一测试端与第二测试端之间。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如对称电路
单元是一差动电路。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如差动电路 包括一电流源与四个电晶体。第一电晶体有一闸极端，一第一连接端与第二连接端，该闸 极端通过该开关控制单元与该第一测试端及该第二测试端其一耦接，该第二连接端连接到 该电流源。第二电晶体有一间极端，一第一连接端与第二连接端，该间极端通过该开关控制 单元与该第一测试端及该第二测试端另其一耦接，该第二连接端连接到该电流源。第三电 晶体有一间极端、一第一连接端与一第二连接端，该第一连接端连接到一电位，该第二连接 端连接到该第一电晶体的该第一连接端，该间极端通过该开关控制单元连接到该第一电晶 体与该第二电晶体其一的该第一连接端，该第三电晶体与该第一电晶体串接构成该第一部 分电路。第四电晶体有一间极端、一第一连接端与第二连接端，该第一连接端连接到该电 位，该第二连接端连接到该第二电晶体的该第一连接端，该间极端通过该开关控制单元连 接到该第一电晶体与该第二电晶体的另其一的该第一连接端，该第四电晶体与该第二电晶 体串接构成该第二部分电路。该第一电晶体与该第二电晶体的二个该第一连接端通过该开 关控制单元与该第二测试端耦接。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如该第三电 晶体与该第四电晶体的二个该闸极端互相连接。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如该开关控 制单元包括四个开关。第一开关连接于该第一电晶体的该闸极端，切换连接到该第一测试 端与该第二测试端其一。第二开关连接于该第二电晶体的该间极端，切换连接到该第一测 试端与该第二测试端另其一。第三开关连接于该第三电晶体及该第四电晶体的该闸极端与 该第三电晶体及该第四电晶体的该第一连接端。第四开关将该第一电晶体与该第二电晶体 的二个该第一连接端耦接到该第二测试端。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如是一运算 放大器电路，还包括一第一电阻器，连接于一接地电压与一内部输入端。一第二电阻器连接 于该内部入端与该第二测试端之间。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如运算放大 器电路的对称电路单元包括一电流源与四个电晶体。第一电晶体有一闸极端，一第一连 接端与第二连接端，该间极端通过该开关控制单元与该第一测试端及该内部输入端其一耦 接，该第二连接端连接到该电流源。第二电晶体有一间极端，一第一连接端与第二连接端， 该闸极端通过该开关控制单元与该第一测试端及该内部输入端另其一耦接，该第二连接端 连接到该电流源。第三电晶体，有一间极端，一第一连接端与一第二连接端，该第一连接端 连接到一电位，该第二连接端连接到该第一电晶体的该第一连接端，该间极端通过该开关 控制单元连接到该第一电晶体与该第二电晶体其一的该第一连接端，该第三电晶体与该第 一电晶体串接构成该第一部分电路。第四电晶体有一间极端，一第一连接端与第二连接端， 该第一连接端连接到该电位，该第二连接端连接到该第二电晶体的该第一连接端，该闸极 端通过该开关控制单元连接到该第一电晶体与该第二电晶体的另其一的该第一连接端，该 第四电晶体与该第二电晶体串接构成该第二部分电路。第一电晶体与该第二电晶体的二个该第一连接端通过该开关控制单元与该第二测试端耦接。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如该第三电 晶体与该第四电晶体的二个该闸极端互相连接。依据本发明一实施例，所述的减少被测试所影响的电路结构，其中例如开关控制 单元包括四个开关。第一开关连接于该第一电晶体的该闸极端，切换连接到该第一测试端 与该内部输入端其一。第二开关连接于该第二电晶体的该间极端，切换连接到该第一测试 端与该内部输入端另其一。第三开关连接于该第三电晶体及该第四电晶体的该闸极端与该 第三电晶体及该第四电晶体的该第一连接端。第四开关，将该第一电晶体与该第二电晶体 的二个该第一连接端耦接到该第二测试端。本发明提供一种对称元件电路结构的测试方法，其中电路结构包括实质上对称配 置的多对电晶体，由一第一测试端与一第二测试端对该电路结构进行可靠度测试。测试方 法包括切换该多对电晶体在一第一型连接状态。在第一型连接状态下进行总共为一第一 时间区间的一第一测试操作。切换所述多对电晶体在一第二型连接状态，其中该第一连接 状态与该第二连接状态之间是将每一对的二个电晶体互相切换。在第二型连接状态下进行 总共为一第二时间区间，其中该第一时间区间实质上相等于第二时间区间。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。
图Ia至图Ib为传统运算放大器中的放大电路示意图；图2为传统运算放大器输入讯号VI与输出讯号VO的波形图；图3a至图3b为本发明一实施例可切换于二种型态之间的对称电路示意图；图4为本发明一实施例依照图3的电路切换可靠度测试的时间分配示意图；图5为本发明一实施例差动电路配合开关的电路示意图；图6为本发明一实施例运算放大器电路配合开关的电路示意图。主要元件符号说明Ml M4-电晶体；100-对称电路单元；102,206-电流源；200、202、204_ 开关单元。
具体实施例方式本发明提出一概念，使对称性元件在可考靠度测试过程中，能够有相同的电性和 布局环境。以下举一些实施例来描述本发明，但是本发明不仅限于所举的一些实施例，且所 举实施例之间也可以相互结合，达到另一些变化实施例。图3a至图3b为本发明一实施例可切换于二种型态之间的对称电路示意图。参阅 图3a，以运算放大器的对称电路为例，其与图1的电路相似。为了方便描述，图3a称为A型 电路。由于图3a的对称电路单元100的电晶体的配置是对称，仅是在连接上依照实际有一 些不完对称，但实质上仍维持对称。因此，对称电路单元100的电晶体M1-M4通过连接的切 换机制，可以将对称的电晶体互换。图3b的电路称为B型电路。B型电路与A型电路于实 施例而言，基于对称的关系，电晶体Ml与电晶体M2互换，且电晶体M3与电晶体M4互换。
由于A型电路中的电晶体Ml与电晶体M2在可靠度测试时的操作电压与B型电路 中的电晶体Ml与电晶体M2在相同可靠度测试时的操作电压互换，因此，若是整个可靠度测 试过程中，切换在A型电路进行测试的总共时间近似于切换在B型电路进行测试的总共时 间，则电晶体Ml与电晶体M2的衰减率约为相等。同样的情形与理由也适用于电晶体M3与 电晶体M4之间。图4为本发明一实施例依照图3的电路切换可靠度测试的时间分配示意图。参 阅图4，在时间轴上，从开始到结束的一段总测试时间中可以区分成N个区段。在N个区段 中，例如A型电路与B型电路交替切换进行测试，而每一区段的大小无须相同，但是A型电 路所测试的总共时间要实质上相等于A型电路所测试的总共时间。如此，对于四个电晶体 M1-M4所构成的两对电晶体，每一对电晶体的二个电晶体的衰减特性约相同，因此仍可维持 对称电路的特性，减少衰减不一致的问题。在本发明的电路设计中，例如可以通过一开关切换单元做A型电路与B电路的切 换，开关切换单元主要是要将电晶体互换。其基于对称电路的关系，开关切换单元可以无需 复杂的连接关系即可达成。以下更举一些实施例描述开关切换单元的设置。图5为本发明一实施例差动电路配合开关的电路示意图。参阅图5，依照图3的 电路为基础，通过开关控制单元进行切换。开关控制单元例如可以包括三组开关单元200， 202，204，每一组开关单元对应控制讯号PA、PB可以有多个切换状态。换句话说，四个电晶 体Ml M4通过开关单元做切换可以达到相互切换的相同电路，其中例如电晶体Ml与M2 分别有二个开关单元做切换，而电晶体M3与M4的连接关系是交叉连接，因此另一组开关单 元200做互换。开关控制单元例如可以是MOS元件，由两个控制讯号PA、PB做切换。当控 制讯号PA使受控制的开关导通时，控制讯号PB使受控制的开关为不导通。反之，当控制讯 号PA使受控制的开关不导通时，控制讯号PB使受控制的开关为导通。开关单元200是对应电晶体M3与M4做切换。由于电晶体M3与M4的闸极端仅连 接到电晶体Ml与M2其一，因此开关单元200设置与对应电晶体M3与M4的开关单元202、 204略有不同，但是目的仍是切换的作用。控制讯号PA与控制讯号PB使电晶体M3与M4互 换。相似的情形，电晶体M2的闸极端也连接到开关单元202，其会改变连接到输入端VI与 输出端VO其一。电晶体Ml的闸极端也连接到开关单元204，其会改变连接到输入端VI与 输出端VO的另其一。如此通过开关控制单元就可以达到A型电路与B电路的切换。可以了解的是，图5的对称电路是以差动电路为例，但是实际上，本发明的技术特 征也可以应用到其他的对称电路，不仅限于4个电晶体的设计。另外，开关的设计也不限于 所举的方式。就运算放大器的应用而言，图6为本发明一实施例运算放大器电路配合开关的电 路示意图。参阅图6，图6的电路是以运算放大器电路为例，因此需要与外部的电阻器Rl与 R2连接。运算放大器电路除了输入端VI外，还也一个内部输入端VX，以连接电阻器Rl与 R2，达到放大的功效。因此，电晶体Ml与M2的闸极端是通过开关单元202、204连接到输入 端VI与内部输入端VX的其一。如前述，开关单元200针对电晶体M3与M4做切换。如此， 运算放大器在控制讯号PA致能而控制讯号PB禁能时，是以A型电路进行测试。另外当控 制讯号PA禁能而控制讯号PB致能时，运算放大器是以B型电路进行测试。上述的开关控制方式仅是一个实施例，然而基于切换的电晶体的需要，开关控制方式可以有其他的控制与连接方式。至于在实际操作时，也可以依照操作的时间做切换以减少衰减不一致的现象。本发明提出的装置与概念可应用于任何对称性元件。本发明提出的开关切换元件，可选择性决定需考量可靠度测试所造成衰减不一致 的部分。本发明所转换的周期，只要长时间周期一和周期二的时间相同或相近，即可达到降 低可靠度测试所造成的衰减不一致的问题。最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制；尽 管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依然 可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替 换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精 神和范围。
权利要求
1.一种减少被测试所影响的电路结构，包括一第一测试端与一第二测试端；一对称电路单元，耦接于该第一测试端与该第二测试端之间，该对称电路单元包含多 个电晶体，以实质上对称方式配置构成一第一部分电路与一第二部分电路；以及，一开关控制单元，依照一组控制讯号交替互换该第一部分电路与该第二部分电路的所 述电晶体，以连接到该第一测试端与该第二测试端之间。
2.根据权利要求1所述的减少被测试所影响的电路结构，其中该对称电路单元是一差 动电路。
3.根据权利要求2所述的减少被测试所影响的电路结构，其中该差动电路包括 一电流源；一第一电晶体，有一间极端，一第一连接端与第二连接端，该间极端通过该开关控制单 元与该第一测试端及该第二测试端其一耦接，该第二连接端连接到该电流源；一第二电晶体，有一间极端，一第一连接端与第二连接端，该间极端通过该开关控制单 元与该第一测试端及该第二测试端另其一耦接，该第二连接端连接到该电流源；一第三电晶体，有一间极端、一第一连接端与一第二连接端，该第一连接端连接到一电 位，该第二连接端连接到该第一电晶体的该第一连接端，该间极端通过该开关控制单元连 接到该第一电晶体与该第二电晶体其一的该第一连接端，该第三电晶体与该第一电晶体串 接构成该第一部分电路；以及，一第四电晶体，有一间极端、一第一连接端与第二连接端，该第一连接端连接到该电 位，该第二连接端连接到该第二电晶体的该第一连接端，该间极端通过该开关控制单元连 接到该第一电晶体与该第二电晶体的另其一的该第一连接端，该第四电晶体与该第二电晶 体串接构成该第二部分电路，其中该第一电晶体与该第二电晶体的二个该第一连接端通过该开关控制单元与该第 二测试端耦接。
4.根据权利要求3所述的减少被测试所影响的电路结构，其中该第三电晶体与该第四 电晶体的二个该闸极端互相连接。
5.根据权利要求3所述的减少被测试所影响的电路结构，其中该开关控制单元包括 一第一开关，连接于该第一电晶体的该间极端，切换连接到该第一测试端与该第二测试而其一；一第二开关，连接于该第二电晶体的该间极端，切换连接到该第一测试端与该第二测 试端另其一；一第三开关，连接于该第三电晶体及该第四电晶体的该闸极端与该第三电晶体及该第 四电晶体的该第一连接端；以及，一第四开关，将该第一电晶体与该第二电晶体的二个该第一连接端耦接到该第二测试端。
6.根据权利要求3所述的减少被测试所影响的电路结构，其中该第一电晶体与该第二 电晶体是相同导电型电晶体，其中该第三电晶体与该第四电晶体是相同导电型电晶体，但 是不同于该第一电晶体与该第二电晶体。
7.根据权利要求1所述的减少被测试所影响的电路结构，其中该对称电路单元是一运算放大器电路，该运算放大器电路还包括一第一电阻器，连接于一接地电压与一内部输入端；以及， 一第二电阻器，连接于该内部入端与该第二测试端之间。
8.根据权利要求7所述的减少被测试所影响的电路结构，其中该对称电路单元包括 一电流源；一第一电晶体，有一间极端，一第一连接端与第二连接端，该间极端通过该开关控制单 元与该第一测试端及该内部输入端其一耦接，该第二连接端连接到该电流源；一第二电晶体，有一间极端，一第一连接端与第二连接端，该间极端通过该开关控制单 元与该第一测试端及该内部输入端另其一耦接，该第二连接端连接到该电流源；一第三电晶体，有一间极端，一第一连接端与一第二连接端，该第一连接端连接到一电 位，该第二连接端连接到该第一电晶体的该第一连接端，该间极端通过该开关控制单元连 接到该第一电晶体与该第二电晶体其一的该第一连接端，该第三电晶体与该第一电晶体串 接构成该第一部分电路；以及，一第四电晶体，有一间极端，一第一连接端与第二连接端，该第一连接端连接到该电 位，该第二连接端连接到该第二电晶体的该第一连接端，该间极端通过该开关控制单元连 接到该第一电晶体与该第二电晶体的另其一的该第一连接端，该第四电晶体与该第二电晶 体串接构成该第二部分电路，其中该第一电晶体与该第二电晶体的二个该第一连接端通过该开关控制单元与该第 二测试端耦接。
9.根据权利要求8所述的减少被测试所影响的电路结构，其中该 第三电晶体与该第四电晶体的二个该闸极端互相连接。
10.根据权利要求8所述的减少被测试所影响的电路结构，其中该开关控制单元包括 一第一开关，连接于该第一电晶体的该间极端，切换连接到该第一测试端与该内部输入端其一；一第二开关，连接于该第二电晶体的该间极端，切换连接到该第一测试端与该内部输 入端另其一；一第三开关，连接于该第三电晶体及该第四电晶体的该闸极端与该第三电晶体及该第 四电晶体的该第一连接端；以及，一第四开关，将该第一电晶体与该第二电晶体的二个该第一连接端耦接到该第二测试端。
11.根据权利要求8所述的减少被测试所影响的电路结构，其中该第一电晶体与该第 二电晶体是相同导电型电晶体，其中该第三电晶体与该第四电晶体是相同导电型电晶体， 但是不同于该第一电晶体与该第二电晶体。
12.—种对称元件电路结构的测试方法，其中该电路结构包括实质上对称配置的多 对电晶体，由一第一测试端与一第二测试端对该电路结构进行可靠度测试，该测试方法包 括切换该多对电晶体在一第一型连接状态；在第一型连接状态下进行总共为一第一时间区间的一第一测试操作； 切换所述多对电晶体在一第二型连接状态，其中该第一连接状态与该第二连接状态之间是将每一对的二个电晶体互相切换；以及，在第二型连接状态下进行总共为一第二时间区间，其中该第一时间区间实质上相等于 第二时间区间。
13.根据权利要求12所述的对称元件电路结构的测试方法，其中该电路结构是一差动 电路。
14.根据权利要求12所述的对称元件电路结构的测试方法，其中该电路结构是一运算 放大器电路。
15.根据权利要求12所述的对称元件电路结构的测试方法，该第一时间区间分为多个 区段。
16.根据权利要求12所述的对称元件电路结构的测试方法，该第二时间区间分为多个 区段。
17.根据权利要求12所述的对称元件电路结构的测试方法，该第一时间区间分为多个 区段，该第二时间区间分为多个区段，而该第一时间区间与该第二时间区间混合进行测试。
全文摘要
本发明提供一种减少被测试所影响的电路结构与测试方法，包括一第一测试端与一第二测试端。一对称电路单元耦接于第一测试端与第二测试端之间。对称电路单元包含多个电晶体，以对称方式配置构成一第一部分电路与一第二部分电路。一开关控制单元依照一组控制讯号交替互换第一部分电路与第二部分电路的该些电晶体，以连接到第一测试端与第二测试端之间。
文档编号G01R1/30GK102004217SQ200910172028
公开日2011年4月6日 申请日期2009年9月3日 优先权日2009年9月3日
发明者黄如琳 申请人:联咏科技股份有限公司