由基体材料形成的细间距探测器阵列的制作方法

由基体材料形成的细间距探测器阵列的制作方法
【专利摘要】由基体材料形成的细间距探测器阵列。根据第一方法实施例，一种制品包括探测器阵列。每个探测器包括探头端部，该探头端部适用于接触集成电路测试点。每个探头端部被安装在探测器手指结构上。阵列的所有探测器手指结构具有相同的材料晶粒结构。探测器手指可具有非线性轮廓和/或被配置作为弹性部件。
【专利说明】由基体材料形成的细间距探测器阵列
[0001] 相关申请
[0002] 本申请要求Namburi在2012年3月7日提交的申请号为61/607,893、题为"使用 硅制造细间距探测器阵列的方法"的美国临时专利申请的优先权，其全部内容通过引入被 结合于此。

【技术领域】
[0003] 本发明的实施例涉及集成电路设计、制造和测试领域。更具体地，本发明的实施例 涉及用于由基体材料形成的细间距探测器阵列的系统和方法。

【背景技术】
[0004] 集成电路测试通常使用细探测器（fine probe)与集成电路的测试点接触，以便注 入电信号和/或测量集成电路的电气参数。传统的电路探测器是分别独立生产的，并且被 手动组装在对应于集成电路上的一部分或全部测试点的阵列中。
[0005] 遗憾的是，由于逐个生产探测器并将它们组装为阵列的限制，传统的集成电路探 测器阵列通常不能实现小于约50 μ m的间距（例如，探测器与探测器之间的间隔）。此外， 传统的探测器常常具有不期望的高电感，这会限制测试信号的频率。进一步地，传统的集成 电路探测器阵列通常不能在所有的三个维度中达到必要的对准精度。更进一步地，传统探 测器的这种对准和共面性缺陷不利地限制了探测器的数量和探测器阵列的总面积，并因此 限制了单次可被测试的集成电路的总面积。例如，以细间距组装的单个传统集成电路探测 器阵列可能不能接触大型集成电路（例如，高级微处理器）的全部测试点。


【发明内容】

[0006] 因此，需要用于由基体材料（bulk material)形成的细间距探测器阵列的系统和 方法。此外还需要用于由基体材料形成的具有细间距和高位置精度的细间距探测器阵列的 系统和方法。还存在对于与现有的集成电路设计、制造和测试系统和方法兼容和互补的用 于由基体材料形成的细间距探测器阵列的系统和方法。本发明的实施例提供了这些优点。
[0007] 与通过添加单个探测器形成组件来构建电子探测器阵列的传统工艺相反，根据本 发明的实施例通过移除材料形成电子探测器阵列的基础，来从基体材料形成电子探测器阵 列。
[0008] 根据第一方法实施例，一种制品包括探测器阵列。每个探测器包括适用于接触集 成电路测试点的探头端部（probe tip)。每个探头端部被安装在探测器手指结构（probe finger structure)上。阵列的所有探测器手指结构具有相同的材料晶粒结构。探测器手指 可具有非线性轮廓和/或被配置作为弹性部件。
[0009] 根据一种方法实施例，具有基本平行的第一和第二表面的基体材料被获取。探测 器基底被形成在第一表面上。适用于接触集成电路测试点的探头端部被形成在探测器基底 上。第二表面被安装到载体晶片。基体材料的多个部分被移除，以形成耦合到探测器基底 和探头端部的探测器手指结构。探测器手指结构涂覆有电耦合到探头端部的导电金属。探 头端部和探测器基底的形成可包括光刻法。
[0010] 根据本发明的另一实施例，用于测试集成电路的电子探测器阵列包括多个独立探 测器，该多个独立探测器被机械耦合并被电绝缘。每个独立探测器包括被功能性地耦合到 探测器手指结构的探头端部。探头端部具有与探测器手指结构不同的材料。探头端部被配 置用于接触集成电路测试点。每个探测器手指结构由同一块基体材料形成。每个独立探测 器涂覆有导电金属。

【专利附图】

【附图说明】
[0011] 结合在本说明书中并构成本说明书的一部分的附图示出了本发明的实施例，并且 与本说明书一起用于解释本发明的原理。除非另有说明，附图并未按照比例绘制。
[0012] 图1示出了根据本发明的实施例的示例性"硅通孔"（TSV)载体晶片的一部分。
[0013] 图2A示出了根据本发明的实施例的探测器块的形成。
[0014] 图2B示出了根据本发明的实施例的沿着一个轴在探测器行之间形成沟槽以形成 探测器块。
[0015] 图2C示出了根据本发明的实施例的沟槽形成之后的衬底的一部分的俯视图。
[0016] 图3示出了根据本发明的实施例的探测器块至载体晶片的芯片焊接（die bonding)〇
[0017] 图4示出了根据本发明的实施例的独立探测器阵列的截面图。
[0018] 图5示出了根据本发明的实施例的对阵列应用导电金属涂层。
[0019] 图6示出了根据本发明的实施例的移除掩膜层从而暴露出探头端部。
[0020] 图7示出了根据本发明的实施例的探测器阵列的典型应用。

【具体实施方式】
[0021] 现在将详细参考本发明的各种实施例，其中这些实施例的示例在附图中被示出。 尽管将结合这些实施例描述本发明，但是应当理解的是它们并非意图将本发明限制于这些 实施例。相反，本发明意图涵盖可被包括在由附加的权利要求限定的本发明的精神和范围 之内的替代物、修改和等同物。此外，在下文的本发明的详细描述中，给出了许多具体细节 以便帮助彻底理解本发明。然而，本领域普通技术人员将认识到，可在不具有这些具体细节 的情况下实施本发明。在其他实例中，为了避免不必要地模糊本发明的各个方面，众所周知 的方法、过程、组件和电路未被详细描述。
[0022] 注释和术语
[0023] 下文详细描述的一些部分（例如，图1-7)被以流程、步骤、逻辑块、处理、和其他可 在计算机存储器上执行的对数据位的操作的符号表示的形式提供。这些描述和表示是数据 处理领域的技术人员用以有效地向本领域的其他技术人员传达他们的工作的实质的手段。 流程、计算机执行的步骤、逻辑块、处理等被认为是导向期望结果的步骤或指令的自相一致 的序列。这些步骤是需要物理量的物理操控的步骤。通常，尽管非必要地，这些量采用能够 在计算机系统中被存储、传输、结合、比较、或进行其他操作的电信号或磁信号的形式。已经 数次证明，原则上出于通用的原因，以位、值、元素、符号、字符、术语、数字等来引用这些信 号是非常方便的。
[0024] 但是，应当牢记的是，所有这些及类似术语都与适当的物理量相关联，并且仅仅是 应用于这些量的方便的标注。除非明确说明，否则如在下面的讨论中清楚表明的，贯穿本发 明，使用诸如"获取"、"形成"、"安装"、"移除"、"涂覆"、"附加"、"处理"、"分离"、"粗糙化"、 "填充"、"实施"、"生成"、"调整"、"创建"、"执行"、"继续"、"索引"、"计算"、"转化"、"演算"、 "确定"、"测量"、"收集"、"运行"等术语的讨论都是指计算机系统或类似电子计算设备的动 作或处理，这些计算机系统或类似电子计算设备操控计算机系统的寄存器和存储器中的表 示为物理（电子）量的数据，并将这些数据转换为计算机系统的存储器或寄存器或其它这 样的信息存储器中的类似地表示为物理量的其他数据。
[0025] 由基体材料形成的细间距探测器阵列
[0026] 图1示出了根据本发明的实施例的示例性"硅通孔"（TSV)载体晶片100的一部 分。尽管晶片100可使用任何适当的材料，但是其被示出由硅形成。晶片100通常应具有 平行的顶面和底面。可使用任何适当的平面图形状。晶片100包括娃衬底101，其中，娃通 孔的侧壁上具有氧化物，以便将金属通孔与半导体硅绝缘。
[0027] 载体晶片100还包括由任何适当的材料形成的牺牲接地层（sacrificial ground layer)。牺牲接地层102将在电火花线切割（wire-EDM)处理期间被使用（这将在下文中 描述），并且应当适用于这样的目的。载体晶片100还包括多个焊盘（solder pad) 103。焊 盘103可包括具有例如2 μ m厚度的金（Au)锡（Sn)合金。在焊盘103下铺设的是多个凸 块下金属层（under-bump-metallurgy，UBM)薄膜堆栈105。UBM薄膜堆栈105可包括诸如 钛（Ti)、钼（Pt)、和金（Au)膜。应当理解的是，也可使用其他适当的材料。绝缘层104(例 如，二氧化硅（Si0 2)或其他适当的材料）将焊盘103和UBM105的堆栈分隔开。
[0028] 载体晶片100还包括多个硅通孔（TSV) 106。硅通孔106提供从焊盘103到载体晶 片100的另一侧、以及到牺牲接地层102的电耦合。
[0029] 图2A示出了根据本发明的实施例的探测器块200的形成。探测器块200包括衬 底201，衬底201包括硅，尽管可使用任何适当的材料（例如，铍铜合金）。硅衬底201可以 与图1中所示的硅衬底101类似。硅衬底201可包括高掺杂p型硅，该高掺杂p型硅掺杂 了浓度约为1〇 18掺杂剂/cm3的硼（B)，例如，其可产生0. 001ohm-cm的电阻率。衬底201的 厚度决定了探测器阵列的总体高度。
[0030] 此外，探测器块200包括多个焊盘203。焊盘203可以与图1中所示的焊盘103类 似。焊盘203可包括具有例如2μπι厚度的金（Au)锡（Sn)合金。在焊盘203下铺设的是 多个凸块下金属层（UBM)薄膜堆栈205。UBM膜205可以与图1中所示的UBM膜105类似。 UBM膜205可包括例如钛（Ti)、钼（Pt)、和金（Au)膜。应当理解的是，也可使用其他适当的 材料。
[0031] 探测器块200还包括多个探测器210。探测器210包括探测器基底211和探头端 部212。探头端部212可包括任何适用于探测应用（例如，适用于接触集成电路测试点）的 金属，例如，诸如钌（Ru)、铑（Rh)、钯（Pd)、银（Ag)、锇（0s)、铱（Ir)、和/或钼（Pt)等的贵 金属。（应当理解的是，通常金（Au)被包括在贵金属中，但一般认为其太过柔软以至于不能 用于探测。）探头端部212和探测器基底211的上表面遮盖有掩膜层213(例如，不导电的 聚合物）。探测器基底211可通过在晶片的一侧上溅射籽晶层被制造，并通过光刻处理被图 案化和喷镀。探头端部212可通过光刻图案化光刻胶、喷镀头端材料（tip material)、以及 在头端基底（tip base)之间蚀刻籽晶层被制造在探测器基底的顶部。如果有必要实现表 面光洁，探头端部212可被平滑化。探头端部212随后应被涂上涂层以防止受到余下的处 理。
[0032] 图2B示出了根据本发明的实施例的沿着一个轴在探测器行之间形成沟槽251以 形成探测器块250。应当理解的是，沟槽251表示衬底材料的缺失。在一些实施例中，沟槽 251可移除衬底201的整个厚度。应当理解的是，衬底201并非完全被分离；衬底201的多 个部分保持耦合在图2B的平面的外部。沟槽251可通过任何适当的处理被形成，该处理包 括，例如，深反应离子刻蚀（DRIE)。
[0033] 图2C示出了根据本发明的实施例的沟槽251形成之后的衬底201的一部分的俯 视图。沟槽251基本上是平行的，并且将探测器210的"行"与"行"分隔开。出于清晰的 目的，掩膜213并未在图2C中被示出。
[0034] 图3示出了根据本发明的实施例的探测器块250至载体晶片100的芯片焊接300。 焊盘103 (图1)通过任何适当的处理被接合到焊盘203 (图2A、图2B)。
[0035] 图4示出了根据本发明的实施例的独立探测器401的阵列400的截面图。应当理 解的是，图4的平面垂直于图3的平面。例如，如在图2C中所示，图4的平面平行于沟槽 251，但并不与该沟槽重合。独立探测器401包括探头端部212、探测器基底211、和探测器手 指结构402。应当理解的是，由于所有探测器手指402是由相同的材料块（例如，单晶硅） 形成的，因而它们将具有相同的材料晶粒结构。
[0036] 根据本发明的实施例应当理解的是，独立探测器401可在至少一个维度上具有复 杂的形状。例如，如图4所示，探测器手指401是非线性的，例如，它们向右"弯曲"。这种轮 廓可使每个独立探测器在一个或多个维度中能够起到弹性部件的功能，这将能够符合集成 电路表面上轻微的不规则，并且提供恢复力以保持探头端部（例如，212)与集成电路测试 点的接触。
[0037] 根据本发明的实施例，这种"非直线"或非线性的探测器轮廓可通过电火花线切割 加工（wire-EDM)来实现。例如，直径约为12 μ m的金属丝可被用来以小于40 μ m的细间距 几何尺寸加工探测器。应当理解的是，探测器间距在X和Y维上可能是不同的，并且即便在 同一维度中也不必要相同。根据本发明的实施例，尽管探测器手指401在图2B的平面中被 示出为是"直"的，但是电火花线切割加工也能够被应用于该阶段（例如，代替深反应离子 刻蚀）以在该维度中产生更加复杂的形状。还应理解的是，根据本发明的实施例可以约大 于40 μ m间距形成探测器。例如，直径约大于12 μ m的金属丝可被用来以较大间距加工探 测器。根据本发明的实施例的以这种较大间距形成的探测器继续享有超越现有技术的极大 优势，包括例如更低的成本、更低的复杂性、以及在所有三个维度中在探头端部定位精度方 面的出众的精确度。
[0038] 图5示出了根据本发明的实施例的对阵列400应用导电金属涂层501。导电金属 涂层501可包括金（Au)和/或铜（Cu)或其他适当的材料，并且可通过适当的处理被应用， 其中所述适当的处理包括例如，浸镀或化学镀处理。导电金属涂层501的厚度可由所需的 探测器的载流能力来决定。在材料201是诸如铍铜合金（BeCu)之类的金属的情况下，可能 不需要导电金属涂层501，这是由于有别于掺杂硅，该类金属可以充分导电。
[0039] 在图6中，通过任何适当的处理，诸如，使用干反应离子刻蚀处理或通过使用适当 的湿化学，掩膜层213 (图2)被移除，从而暴露出了探头端部212。此外，牺牲接地层102 (图 1)被移除。根据本发明的实施例，以这种方式在基体材料上形成了电探测器阵列600。
[0040] 图7示出了根据本发明的实施例的探测器阵列600(图6)的典型应用。如图7中 所示，电探测器阵列600被接合到空间变换衬底701。空间变换衬底701用来将探测器头 部712的间隔（其可能是更适用于探测集成电路的间距，例如，小于或等于大约40 μ m)变 换为更适用于印刷电路板的间距（例如，大约1_)。
[0041] 衬底701可以与衬底101 (图1)类似，尽管这不是必需的。通过任何适当的处理和 材料（例如，通过焊料焊盘703)，空间变换衬底701被电且机械地接合到探测器阵列600。 底部焊盘704用于将空间变换衬底701耦合到较高层次的组件（例如，印刷电路板）。
[0042] 根据本发明的实施例，阵列600的独立探测器是由基体材料（例如，高模量的单晶 硅）形成的。这种材料起到弹性部件的功能而不经任何塑性变形。复杂形状增加了探测器 的弹性特性，使得其能够符合集成电路表面轻微的不规则，并且提供恢复力以保持探头端 部（例如，212)与集成电路测试点之间的接触。探头端部显示为具有很好的平滑性和头端 定位精度的细间距（例如，小于40μπι)，这是因为探头端部通过光刻处理被限定。由于导电 金属涂层，探测器阵列具有高载流能力。进一步地，由于没有手工组装，并且过程利用了集 成电路制造的经济学，所以相较于常规工艺，根据本发明的探测器阵列可被以较短的交付 期和缩减的成本生产。
[0043] 根据本发明的实施例提供了用于由基体材料形成的细间距探测器阵列的系统和 方法。此外，根据本发明的实施例提供了用于由基体材料形成的具有细间距和高定位精度 的细间距探测器阵列的系统和方法。进一步地，根据本发明的实施例提供了能够与现有的 集成电路设计、制造和测试系统和方法相兼容和互补的用于由基体材料形成的细间距探测 器阵列的系统和方法。
[0044] 本发明的各种实施例如上文所述。尽管特定的实施例中描述了本发明，但是应当 理解的是本发明不应被认为局限于这些实施例，而是根据下文的权利要求来解释。
【权利要求】
1. 一种制品，包括： 探测器阵列，其中，每个探测器包括： 探头端部，该探头端部适用于接触集成电路测试点； 所述探头端部被安装在探测器手指结构上； 其中，所述阵列的所有探测器手指结构具有相同的材料晶粒结构。
2. 根据权利要求1所述的制品，其中，所述探测器手指结构具有非线性轮廓。
3. 根据权利要求2所述的制品，其中，所述探测器手指结构被配置作为弹性部件。
4. 根据权利要求1所述的制品，还包括： 所述探测器手指结构上的导电金属涂层，其中，所述涂层与所述探头端部电接触。
5. 根据权利要求1所述的制品，其中，所述探头端部包括除金以外的贵金属。
6. 根据权利要求1所述的制品，其中，所述探测器阵列的所述探头端部被排列在小于 50 μ m的网格上。
7. 根据权利要求1所述的制品，其中，所述探测器阵列被功能性地耦合到空间变换衬 底，所述空间变换衬底用于将所述探测器阵列的间距变换为更大的间距。
8. -种方法，包括： 获取具有基本平行的第一和第二表面的基体材料； 在所述第一表面上形成探测器基底； 在所述探测器基底上形成适用于接触集成电路测试点的探头端部； 将所述第二表面安装到载体晶片； 移除部分所述基体材料，以形成耦合到所述探测器基底和所述探头端部的探测器手指 结构；以及 利用电耦合到所述探头端部的导电金属涂覆所述探测器手指结构。
9. 根据权利要求8所述的方法，其中，所述形成探测器基底和形成探头端部的处理包 括光刻。
10. 根据权利要求8所述的方法，其中，所述探头端部包括铑（Rh)。
11. 根据权利要求8所述的方法，其中，所述移除处理包括深反应离子刻蚀（DRIE)。
12. 根据权利要求8所述的方法，其中，所述移除处理包括电火花线切割加工 (wire-EDM)。
13. 根据权利要求8所述的方法，还包括： 在所述涂覆处理之前，遮盖所述探头端部。
14. 根据权利要求8所述的方法，其中，所述移除处理形成了非线性的探测器手指结 构。
15. -种用于测试集成电路的电子探测器阵列，包括： 多个独立探测器，该多个独立探测器被机械耦合并且被电绝缘， 其中，每个所述独立探测器包括被功能性地耦合到探测器手指结构的探头端部， 其中，所述探头端部与所述探测器手指结构具有不同的材料， 其中，所述探头端部被配置用于接触集成电路测试点， 其中，每个探测器手指结构由同一块基体材料形成，并且 其中，每个所述独立探测器都涂覆有导电金属。
16. 根据权利要求15所述的电子探测器阵列，其中，所述探测器手指结构具有非线性 轮廓。
17. 根据权利要求15所述的电子探测器阵列，其中，所述探测器手指结构被配置作为 弹性部件。
18. 根据权利要求15所述的电子探测器阵列，还包括： 空间变换衬底，所述空间变换衬底用于将所述多个独立探测器的间距变换为更大的间 距。
19. 根据权利要求15所述的电子探测器阵列，其中，所述探头端部包括贵金属。
20. 根据权利要求15所述的电子探测器阵列，其中，所述多个独立探测器中的两个独 立探测器的彼此距离小于50 μ m。
【文档编号】G01R1/067GK104160281SQ201380012995
【公开日】2014年11月19日 申请日期:2013年3月7日 优先权日:2012年3月7日
【发明者】拉克什密坎斯·纳穆布瑞 申请人:爱德万测试公司