专利名称：集成电路装置中的调节器旁路启动的制作方法
技术领域：
本发明涉及集成电路装置内部的电压调节器，且更明确地说，涉及用以旁路内部电 压调节器而不使集成电路装置低电压逻辑经受危险的过电压状况的加电复位。
背景技术：
目前，如果在装置的启动期间旁路集成电路装置内部的电压调节器，且仅在启动完 成后才激活调节器，那么集成电路的核心/低电压逻辑组件可能会在启动期间直接暴露于 潜在为高的电源电压。
发明内容
因此，需要通过在启动(例如加电复位)禾n/或其操作期间停用(旁路)内部电压调 节器，来防止低电压逻辑暴露于潜在有破坏性的过电压状况。
根据本发明的教示，集成电路数字装置(例如，微控制器)具有板通电压调节器。
集成内部电压调节器可在以下两种模式下操作(l)经调节模式；以及(2)未经调节模 式(旁路)。为确定哪种调节器操作模式是所要的，非易失性存储器位(例如，配置熔丝) 可位于电压调节器的经调节侧上。调节器可由配置熔丝启用或停用，然而调节器将被旁 路时(例如，在装置逻辑的操作不需要调节器时)，内部电压调节器必须遵照特定加电程
序。以下情况是预期且在本发明的范围内的将配置熔丝用作非易失性存储器，且任何
非易失性存储器(例如，电可擦除且可编程只读存储器(EEPROM)、快闪存储器等)均
4可代替配置熔丝或与配置熔丝结合来用于本申请案。
将非易失性存储器(配置熔丝)定位于电压调节器的经调节侧上会节省制造成本和 硅裸片面积。然而，低电压逻辑必须永不暴露于潜在的过电压状况，甚至在启动期间也 是如此。用户可因此选择使内部调节器断开，或通过仅使用配置熔丝来旁路调节器(例 如，如果数字装置正依靠外部调节器或依靠较低电源电压而运转)。由于只有将电力施加 到装置才会知道熔丝值，所以遵照程序以便安全地对集成电路装置加电。可使用以下程 序(1)在加电复位后，默认启用内部调节器。(2)因此在启动熔丝期间，核心和其它 低电压组件仅暴露于经调节的(低)电源电压。(3) —旦将电力施加到配置熔丝，就读 取调节配置熔丝。以及(4)如果调节配置熔丝指示不应启用调节器，那么旁路所述调节 器，否则调节器将保持启用(保持起作用且不被旁路)。
根据本发明的特定实例实施例， 一种具有内部电压调节器和非易失性存储器的集成 电路装置包括电压调节器；通电复位(POR)电路；非易失性存储器；以及低电压核 心逻辑；其中依据集成电路装置的初始启动或来自POR电路的信号，电压调节器调节输 出到非易失性存储器和低电压核心逻辑的低电压，且在随后读取非易失性存储器后，确 定是保持工作状态还是进入旁路模式，在旁路模式下，电压调节器将输入电源电压传递 到其输出端，而不实质上改变电源电压。
根据本发明的另一个特定实例实施例， 一种用于控制集成电路装置的内部电压调节 器的方法包括以下步骤在集成电路装置中提供电压调节器；在集成电路装置的初始启 动期间启用电压调节器；将来自电压调节器的经调节的低电压供应到集成电路装置的非 易失性存储器和低电压电路；以及读取非易失性存储器以确定是使电压调节器保持启用 还是停用和旁路电压调节器。所述方法进一步包括在集成电路装置的通电复位期间启用 电压调节器的步骤。
可通过参考结合附图而进行的以下描述来获得对本发明的更完整理解，其中
图1说明根据本发明特定实例实施例的具有内部电压调节器启用/停用配置熔丝的集
成电路装置的示意性框图；以及
图2说明根据本发明特定实例实施例的图1的集成电路装置的启动状态图。 虽然本发明容易具有各种修改和替代形式，但本发明的特定实例实施例已在图中展
示且在本文中详细描述。然而，应理解，不希望本文对特定实例实施例的描述将本发明限于本文所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书界定的所有修改和均等物。
具体实施例方式
现在参看图式，其示意性地说明特定实例实施例的细节。图中的相同元件将由相同编号表示，且类似元件将由具有不同小写字母后缀的相同编号表示。
参看图1，其描绘根据本发明特定实例实施例的具有内部电压调节器启用/停用配置熔丝的集成电路装置的示意性框图。集成电路装置102 (例如，微处理器、微控制器、数字信号处理器、专用集成电路(ASIC)、可编程逻辑阵列(PLA)等)包括非易失性存储器104 (例如，熔丝、电可擦除只读存储器(EEPROM)、快闪存储器等)；低电压核心逻辑与其它低电压电路106 (例如，中央处理单元(CPU)、寄存器等)；电压调节器108以及通电复位(POR)电路110。电压调节器108和POR电路110耦合到含有集成电路装置102的集成电路封装(未图示)上的外部电源(Vdd)连接件(引脚)122和外部共用电力(Vss)连接件(引脚)124。通过分别用于电源和共用电力的这些连接件(引脚)122和124，从电源将操作电力供应给集成电路装置102。如本文中所使用，低电压可为(例如，但不限于)3.3伏、1.3伏等等，高电压可为(例如，但不限于)5伏或更咼。
非易失性存储器104和低电压核心逻辑与其它低电压电路106从电压调节器接收较低电压操作电力118。永不超过非易失性存储器104和低电压核心逻辑与其它低电压电路106的最大电压额定值是重要的。如果来自电源的电压Vdd (未图示)不超过非易失性存储器104的最大操作电压，且低电压核心逻辑与其它低电压电路106为稳定电压源，那么不需要由电压调节器108进行电压调节。在这种情况下，可硬接通电压调节器108的主要传输晶体管(未图示)，此举有效地去除电压调节器108对到达非易失性存储器04和低电压核心逻辑与其它低电压电路106的操作电力118的电压的影响。然而，如果连接件122处的电源电压超过非易失性存储器104和低电压核心逻辑与其它低电压电路106的电压额定值，那么电压调节器108必须操作，以便将操作电力118的电压限制于安全值。
因此，在集成电路装置102的初始加电或通电复位后，电压调节器必须始终处于工作状态。此举可通过POR电路IIO在信号线112上用信号通知电压调节器108主动地将来自连接件122和124的任何传入电压调节到安全值以用于对低电压非易失性存储器104和低电压核心逻辑与其它低电压电路106进行供电来完成。 一旦非易失性存储器104和低电压核心逻辑与其它低电压电路106已稳定，就可读取非易失性存储器104中的位以确定电压调节器108是需要继续工作还是现在可被旁路。各种控制线114、 116和120可用于此目的以及集成电路装置102的各个电路之间的其它和进一步的控制和信息。
参看图2，其描绘根据本发明特定实例实施例的图1的集成电路装置的启动状态图。状态252是通电复位时的初始状况。状态254是在通电计时器复位被释放之后的状态。状态256启动电力稳定计时器。状态258指示电压调节器108输出已稳定。且状态260确定非易失性存储器110的位(例如，配置熔丝)是有效的，且接着根据所述位的逻辑状态来控制电压调节器108是切换到停用(旁路)模式(取消选定)还是保持在启用模式下，例如保持被选定且为操作的以将高电压限制为低电压以用于低电压非易失性存储器104和低电压核心逻辑与其它低电压电路106。
以下情况是预期且在本发明的范围内的将配置熔丝用作非易失性存储器，及任何非易失性存储器(例如，电可擦除且可编程只读存储器(EEPROM)、快闪存储器等)均可代替配置熔丝或与配置熔丝结合来用于本申请案。
虽然己参考本发明的实例实施例描绘、描述并界定了本发明的实施例，但此些参考并不暗示对本发明的限制，且不应推断有此限制。如所属领域的且受益于本发明的一般技术人员将想到，所揭示的标的物能够在形式和功能上具有相当大的修改、更改和均等物。所描绘并描述的本发明的实施例只是实例，且并非本发明的范围的穷举。
权利要求
1.一种集成电路装置，其具有内部电压调节器和非易失性存储器，所述集成电路装置包括电压调节器；通电复位(POR)电路；非易失性存储器；以及低电压核心逻辑；其中依据所述集成电路装置的初始启动或来自所述POR电路的信号，所述电压调节器调节输出到所述非易失性存储器和所述低电压核心逻辑的低电压，且在随后读取所述非易失性存储器后，确定是保持工作状态还是进入旁路模式，在所述旁路模式下，所述电压调节器将输入电源电压传递到其输出端，而不实质上改变所述电源电压。
2. 根据权利要求1所述的集成电路装置，其中所述低电压为第一电压。
3. 根据权利要求2所述的集成电路装置，其中高电压为大于所述第一电压的第二电压。
4. 根据权利要求1所述的集成电路装置，其中所述非易失性存储器为电可擦除且可编程只读存储器(EEPROM)。
5. 根据权利要求1所述的集成电路装置，其中所述非易失性存储器为快闪存储器。
6. 根据权利要求1所述的集成电路装置，其中所述非易失性存储器为多个可编程熔线。
7. 根据权利要求1所述的集成电路装置，其中所述POR电路监视所述电源电压，且在所述电源电压低于某最小值时，引起所述集成电路装置的通电复位。
8. 根据权利要求1所述的集成电路装置，其中所述非易失性存储器针对所述电压调节器而编程为操作的。
9. 根据权利要求1所述的集成电路装置，其中所述非易失性存储器针对所述电压调节器而编程为处于所述旁路模式。
10. 根据权利要求1所述的集成电路装置，其中所述电压调节器在所述集成电路装置处于高电力模式时启用。
11. 根据权利要求1所述的集成电路装置，其中所述电压调节器在所述集成电路装置处于低电力模式时停用。
12. 根据权利要求1所述的集成电路装置，其中所述集成电路装置为微控制器。
13. 根据权利要求1所述的集成电路装置，其中所述集成电路装置选自由微处理器、数字信号处理器、专用集成电路(ASIC)和可编程逻辑阵列(PLA)组成的群组中的任一者。
14. 一种用于控制集成电路装置的内部电压调节器的方法，所述方法包括以下步骤在集成电路装置中提供电压调节器；在所述集成电路装置的初始启动期间启用所述电压调节器；将来自所述电压调节器的经调节的低电压供应到所述集成电路装置的非易失性存储器和低电压电路；以及读取所述非易失性存储器以确定是使所述电压调节器保持启用还是停用并旁路所述电压调节器。
15. 根据权利要求14所述的方法，其进一步包括在所述集成电路装置的通电复位期间启用所述电压调节器的步骤。
全文摘要
集成电路装置(102)中的内部电压调节器(108)在初始启动和/或通电复位操作后始终处于工作状态。所述内部电压调节器(108)保护所述集成电路装置(102)的低电压核心逻辑电路(104、106)免受可能存在于特定应用中的过高电压。另外，非易失性存储器(104)可为所述低电压核心逻辑电路(104、106)的一部分且与所述低电压核心逻辑电路(104、106)一起操作以存储装置操作参数。因此，所述内部电压调节器(108)也保护所述低电压非易失性存储器(104)免受过高电压。一旦所述集成电路装置(102)已稳定且其中的所有逻辑电路完全起作用，就可读取所述非易失性存储器(104)中的位以确定所述内部电压调节器(108)是应保持工作状态(例如高电压源下的电力操作)，还是应被置于旁路模式以在所述集成电路装置(102)由低电压供电时进行低电力操作。
文档编号G05F1/10GK101675477SQ200880014710
公开日2010年3月17日 申请日期2008年5月2日 优先权日2007年5月4日
发明者埃里克·施罗德, 杰罗尔德·S·兹德内克, 约瑟夫·朱利谢, 维维安·德尔波特, 肖恩·斯蒂德曼, 迈克尔·查尔斯, 鲁安·劳伦斯 申请人:密克罗奇普技术公司