一种参考电压的驱动电路的制作方法
【专利摘要】本发明公开了一种参考电压的驱动电路，能够实现较好的PSRR，提高参考电压的建立速度，降低电路的功耗。本发明实施例提供的参考电压的驱动电路包括闭环负反馈环路和开环支路，开环支路中包括NMOS管（M31）和NMOS管（M32）；NMOS管（M31）的漏极连接至电源VDD，NMOS管（M31）的栅极接入闭环负反馈环路所提供的第一偏置电压，NMOS管（M31）的源极输出参考电压Vrp；NMOS管（M32）的漏极与NMOS管（M31）的源极相连接，NMOS管（M32）的栅极接入闭环负反馈环路所提供的第二偏置电压，NMOS管（M32）的源极通过隔离电器件接地，NMOS管（M32）的源极输出参考电压Vrn。
【专利说明】—种参考电压的驱动电路
【技术领域】
[0001]本发明涉及电路开发【技术领域】，特别涉及一种参考电压的驱动电路。
【背景技术】
[0002]ADC (Analog-to-Digital Converter,模数转换)技术实现将模拟信号转换为数字信号。从本质来讲，ADC的功能是基于输入模拟信号和输入参考电压的比较结果来输出数字编码。参考电压的误差和噪声都将转换为输出编码的误差，参考电压的性能直接影响ADC的性能和精度。对于一个12-bit精度的ADC设备，电源电压1.8V，若参考电压范围为电源电压大小，贝1J输入参考电压的误差和噪声必须控制在±0.4mV以内。
[0003]在实际场景中，有许多因素会影响参考电压的性能。如，在流水线结构ADC的级电路中，开关电容(switched-capacitor)电路从参考电压驱动电路上抽取电流来实现对电容的充放电。一方面，开关电容电路需要有稳定的参考电压以确保其输出精度，另一方面，开关的高速切换又会对参考电压电路引入较大的瞬态负载，造成参考电压的抖动。在高速ADC中，参考电压的抖动必须在较短的时间周期内实现稳定。因此，需要为高速ADC提供稳定参考电压的实现方案。
[0004]现有的参考电压驱动电路的实现方案主要分为两类:高阻抗实现技术和低阻抗实现技术。高阻抗实现技术通常采用较大的片上或片外电容，利用大电容吸收电荷的变化来维持电压的稳定。低阻抗实现技术依赖于高速电压缓冲(buffer)来提供较大的瞬态电流。低阻抗实现技术为目前高速ADC下更为常用的参考电压驱动实现方案。参见图1，显示了现有低阻抗实现技术下用于ADC的参考电压驱动电路，该电路由一个闭环负反馈环路I驱动一个开环支路2实现，参考电压Vrp和Vrn由开环驱动支路2输出，该开环驱动支路2由闭环负反馈环路I驱动。输入电压Vrpin、Vrnin和Vcmoin由带隙基准和参考电压产生电路10产生，经过单位增益负反馈环路4和环路5提供精确的电压值，再经由开环支路2输出并且提供较大的驱动电流。参考电压Vrp由PM0S(P-ChanneI Metal Oxide Semiconductor,P沟道金属氧化物半导体)管Mll和M12产生，参考电压Vrn由NMOS (N-Channel MentalOxide Semiconductor, N沟道金属氧化物半导体)管M13和M14产生。
[0005]现有参考电压驱动方案至少存在如下缺陷:
[0006]现有的高阻抗实现技术需要设置大容量的片外电容。因此，芯片需要增加额外的芯片焊盘和封装管脚，而且绑定线和片外电容的寄生电感会限制参考电压的建立速度。
[0007]现有的低阻抗实现技术，驱动支路一般由PMOS管和NMOS管实现。由于NMOS管载流子迁移率大于PMOS管载流子的迁移率，PMOS管Mll和M12的设计尺寸要大于NMOS管尺寸(比如:在SMIC13工艺中，电子的迁移率是空穴迁移率的3倍，故PMOS管Mll和M12的设计尺寸为NMOS管M13和M14尺寸的3倍)。大尺寸的PMOS管会带来较大的寄生电容。一方面，PMOS管Mll的解耦电容6和Mll的寄生电容形成电源线到输出端Vrp的耦合路径，降低了 PSRR (Power Supply Rejection Ratio,电源抑制比),影响了电路性能；另一方面，与Vrp相连接的两个PMOS管Mll和M12的寄生电容均成为输出Vrp的电容负载，导致参考电压Vrp的建立速度较慢，而为保证一定的参考电压建立速度则必然会增加电路功耗。
【发明内容】
[0008]本发明提供了一种参考电压的驱动电路，以解决现有方案采用片外电容方式需要增加额外的芯片焊盘和封装管脚、引入寄生电感减低建立速度的问题，以及采用大尺寸PMOS管时电路的PSRR较低、保证参考电压建立速度时会导致电路功耗过大的问题。
[0009]为达到上述目的，本发明实施例采用了如下技术方案:
[0010]本发明实施例提供的一种参考电压的驱动电路，所述驱动电路包括闭环负反馈环路和开环支路，所述开环支路中包括NMOS管M31和NMOS管M32 ；
[0011]NMOS管M31的漏极连接至电源VDD，NM0S管M31的栅极接入闭环负反馈环路所提供的第一偏置电压，NMOS管M31的源极输出参考电压Vrp ；
[0012]NMOS管M32的漏极与NMOS管M31的源极相连接，NMOS管M32的栅极接入闭环负反馈环路所提供的第二偏置电压，?OS管M32的源极通过隔离电器件接地，NMOS管M32的源极输出参考电压Vrn。
[0013]由上所述，本发明实施例在开环支路中由NMOS管形成的源极跟随器实现，避免了开环支路中同时采用NMOS管和PMOS管时，需要大尺寸的PMOS管而造成的参考电压建立速度较慢、电路功耗较大的问题，能够快速建立参考电压Vrp和Vrn，降低电路的功耗；并且，本方案中NMOS管采用源级跟随器连接，且栅极解耦电容连接到地，减小了电源线到输出端的耦合作用，能够得到较好的PSRR，从而提高了电路性能。
[0014]并且，本方案的 参考电压驱动电路，电路结构简单，不需要片外的大容量电容，既不需要增加额外的芯片焊盘和封装管脚，又降低了电路功耗、优化了电路性能。
【专利附图】
【附图说明】
[0015]图1为现有低阻抗技术下的参考电压驱动方案的电路图；
[0016]图2为本发明实施例提供的一种参考电压的驱动电路的电路图；
[0017]图3为本发明实施例提供另一种参考电压的驱动电路的电路图。
【具体实施方式】
[0018]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0019]本实施例的参考电压的驱动电路由一个闭环负反馈环路驱动一个开环支路来实现。闭环负反馈环路提供准确的初始参考电压值，开环支路提供输出驱动电流，产生参考电压。参见图2，为本发明实施例提供的一种参考电压的驱动电路的电路图，该驱动电路包括闭环负反馈环路和开环支路，所述开环支路中包括NMOS管M31和NMOS管M32 ；
[0020]NMOS管M31的漏极连接至电源VDD，NM0S管M31的栅极接入闭环负反馈环路所提供的第一偏置电压，NMOS管M31的源极输出参考电压Vrp，NMOS管M31漏极连接至电源VDD的连接方式具有隔离作用，且NMOS管M31栅极通过解耦电容25实现到地解耦，这一结构提高了电路的PSRR。
[0021]由上，本实施例中NMOS管M31漏极、源极和栅极的连接方式以及栅极通过解耦电容25实现到地解耦的结构有很好的隔离作用，减小了电源线到输出端的耦合作用，提高了电路的PSRR。
[0022]NMOS管M32的漏极与NMOS管M31的源极相连接，NMOS管M32的栅极接入闭环负反馈环路所提供的第二偏置电压，?OS管M32的源极通过隔离电器件接地，NMOS管M32的源极输出参考电压Vrn。
[0023]上述隔离电器件可以由一个NMOS管实现，也可以由电阻实现，该隔离电器件不建议采用PMOS管实现。
[0024]由上所述，本发明实施例在开环支路中由NMOS管形成的源极跟随器实现，避免了开环支路中同时采用NMOS管和PMOS管时，需要大尺寸的PMOS管而造成的参考电压建立速度较慢、电路功耗较大的问题，能够快速建立参考电压Vrp和Vrn，降低电路的功耗；并且，本方案减小了电源线到输出端的耦合作用，能够得到较好的PSRR，从而提高了电路性能。
[0025]并且，本方案的参考电压的驱动电路，电路结构简单，不需要片外的大容量电容，既降低了电路功耗、优化了电路性能，又提高了电路的通用型，便于实际使用。
[0026]参见图3，为本发明实施例提供另一种参考电压的驱动电路的电路图。在图3的场景中，隔离电器件由NMOS管M33实现，即开环支路中仅包括NMOS管。NMOS管M33的栅极接入闭环负反馈环路所提供的第三偏置电压，所述NMOS管M33的源极接地。
[0027]所述闭环负反馈环路包括支路21，支路21中包括NMOS管M34、NMOS管M35和NMOS管M36,支路21被设置为支路21上的电流与开环支路上的电流的比例关系为1:K,其中，
[0028]NMOS管Μ34的漏极连接至电源VDD，NMOS管Μ34的栅极接入第一偏置电压并与NMOS管M31的栅极相连接，NMOS管Μ34的源极与NMOS管Μ35的漏极相连接；
[0029]NMOS管Μ35的栅极 接入第二偏置电压并与NMOS管Μ32的栅极相连接，NMOS管Μ35的源极与NMOS管Μ36的漏极相连接；
[0030]NMOS管Μ36的栅极接入第三偏置电压并与NMOS管Μ33的栅极相连接，NMOS管Μ36的源极接地。
[0031]闭环负反馈环路中包括差分运放器40和差分运放器41，所述驱动电路还包括偏置电流源，具体如下:
[0032]差分运放器40的差分运放正输入端接入初始参考电压Vrpin (Vrpin由带隙基准和参考电压产生电路30产生)，差分运放器40的差分运放负输入端连接至NMOS管Μ34的源极，差分运放器40的输出端连接电荷泵24的一端，电荷泵24的另一端连接至NMOS管Μ34的栅极，向NMOS管Μ34和NMOS管Μ31的栅极提供所述第一偏置电压；
[0033]差分运放器41的差分运放正输入端接入初始参考电压Vrnin (Vrnin由带隙基准和参考电压产生电路30产生)，差分运放器41的差分运放负输入端连接至NMOS管Μ35的源极，差分运放器41的输出端连接至匪OS管Μ35的栅极，向NMOS管Μ35和NMOS管Μ32的栅极提供所述第二偏置电压；
[0034]偏置电流源(Ibias)的输出端连接至NMOS管Μ37的漏极，NMOS管Μ37的源极与NMOS管Μ38的漏极相连接，NMOS管Μ38的源极接地，偏置电流源的输出端和NMOS管Μ38的栅极都连接至NMOS管Μ36的栅极，向NMOS管Μ36和匪OS管Μ33的栅极提供所述第三偏置电压。
[0035]如图3所示，ADC参考电压Vrp和Vrn由开环支路20输出，该开环支路20由闭环负反馈环路19驱动。闭环负反馈环路19以1:K的宽长比关系根据开环支路20复制出支路21作为闭环负反馈环路的第二级，这里的复制是指开环支路20和支路21中的器件种类和数量相同、结构非常相似，且支路21的电流和开环支路20的电流的比例关系为1:Κ，例如，开环支路20和支路21中的器件都为NMOS管时，可以将支路21中的NMOS管的宽长比和开环支路20的NMOS管的宽长比的比例关系设置为1:Κ，从而可以确保支路21和开环支路20对应节点电压相等且电流大小关系为1:Κ。
[0036]输入电压Vrpin和Vrnin由由带隙基准和参考电压产生电路30产生，根据环路22和环路23的负反馈特性，使得NMOS管Μ34和NMOS管Μ35的源极电压值分别等于Vrpin和Vrnin0
[0037]为了给开环支路20和支路21提供合理的直流工作点，在环路22中引入了电荷泵
24。电荷泵24包括电容Cl和电容C2，电容Cl的一端通过开关Kll与直流电压Vbn2接通或断开并通过开关K21与电容C2的一端接通或断开，电容Cl的另一端通过开关K12与电源VDD接通或断开并通过开关K22与电容C2的另一端接通或断开；电容C2的一端还连接至差分运放器40的输出端，电容C2的另一端还连接至NMOS管M34的栅极。
[0038]clkl和clk2是电荷泵的两相工作时钟，Vbn2是直流电压。clkl和clk2不相同，按照clkl控制开关Kll和K12的闭合和开启，按照clk2控制开关K21和K22的闭合和开启。该电荷泵使得电压Vop (接入NMOS管M34的栅极的第一偏置电压)比电压Vopl增加了 Cl (VDD-Vbn2) / (C1+C2)，通过调整Vbn2可以调整第一偏置电压的数值，从而保证了 NMOS管M34的栅极上的第一偏置电压足够大，以确保NMOS管M31和M34正常工作。
[0039]M32和M35栅电压由差分运放器41的输出端的电压Von提供，M33、M36和M38，以及M32，M35和M37构成电流镜，Ibias是输入偏置电流，电流镜为M33和M36提供栅电压(即第三偏置电压)。
[0040]可选的，还为NMOS管设置了解耦电容25、解耦电容26和解耦电容27分别为栅电压实现稳压作用。其中，NMOS管M34的栅极还连接至电容25的一端，电容25的另一端接地，从而NMOS管M31栅极可以通过解耦电容25实现到地解耦，减小了电源线到输出端的耦合作用，提高了电路的PSRR ；NM0S管M35的栅极还连接至电容26的一端，电容26的另一端接地；NM0S管M36的栅极还连接至电容27的一端，电容27的另一端接地。
[0041]可选的，差分运放器40的差分运放负输入端通过电阻Rl连接至NMOS管M34的源极；差分运放器41的差分运放负输入端通过电阻R2连接至NMOS管M35的源极。通过电阻Rl和电阻R2起到稳定电压和电流的作用。
[0042]由上所述，本实施例作为输出端的开环支路20仅由NMOS源极跟随器实现，电路实现简单，且可以为参考电压Vrp和Vrn提供较大的驱动电流，以实现较快的参考电压建立。该开环支路20中的NMOS源极跟随器有很好的隔离作用，避免了电压抖动对开环支路的影响，确保了开环支路的稳定性；而且减小了电源线到输出端的耦合作用，实现了较高的PSRR。由于开环支路采用NMOS管实现，为满足相同输出电压建立速度的要求，相比于PMOS管驱动支路，该方案仅需要较小的设计尺寸，从而减小了电流消耗，节约了功耗。
[0043]并且，本实施例中采用NMOS管M33作为隔离电器件，以及采用电流镜为NMOS管M33提供栅电压的方式，能够提高输出的参考电压Vrp和Vrn的精度。
[0044]由上所述，本发明实施例在开环支路中由NMOS管形成的源极跟随器实现，避免了开环支路中同时采用NMOS管和PMOS管时，需要大尺寸的PMOS管而造成的参考电压建立速度较慢、电路功耗较大的问题，能够快速建立参考电压Vrp和Vrn，降低电路的功耗；并且，本方案中NMOS管采用源级跟随器连接，且栅极解耦电容连接到地，减小了电源线到输出端的耦合作用，能够得到较好的PSRR，从而提高了电路性能。
[0045]并且，本方案的参考电压驱动电路，电路结构简单，不需要片外的大容量电容，既不需要增加额外的芯片焊盘和封装管脚，又降低了电路功耗、优化了电路性能。
[0046]本发明实施例提供的又一种参考电压的驱动电路与图3中所示驱动电路的不同之处主要在于，隔离电器件采用电阻R33实现，则图3中NMOS管M36的位置也采用电阻实现，而图3中的偏置电流源Ibias、NMOS管M37和M38则可以去除，图3中的其他部件保持不变。
[0047]具体的，电阻R33的一端连接至NMOS管M32的源极，所述电阻R33的另一端接地。
[0048]闭环负反馈环路包括支路21，支路21中包括NMOS管M34、NM0S管M35和电阻R36，通过对NMOS管的宽长比的设置以及对电阻阻值的设置使支路21被设置为支路21上的电流与开环支路上的电流的比例关系为1:K，其中，
[0049]NMOS管Μ34的漏极连接至电源VDD，NMOS管Μ34的栅极接入第一偏置电压并与NMOS管M31的栅极相连接，NMOS管Μ34的源极与NMOS管Μ35的漏极相连接；
[0050]NMOS管Μ35的栅极接入第二偏置电压并与NMOS管Μ32的栅极相连接，NMOS管Μ35的源极与电阻R36的一端相连接；
[0051]电阻R36的另一端接地。
[0052]差分运放器40的差分运放正输入端接入初始参考电压Vrpin (Vrpin由带隙基准和参考电压产生电路30产生)，差分运放器40的差分运放负输入端连接至NMOS管Μ34的源极，差分运放器40的输出端连接电荷泵24的一端，电荷泵24的另一端连接至NMOS管Μ34的栅极，向NMOS管Μ34和NMOS管Μ31的栅极提供所述第一偏置电压；
[0053]差分运放器41的差分运放正输入端接入初始参考电压Vrnin (Vrnin由带隙基准和参考电压产生电路30产生)，差分运放器41的差分运放负输入端连接至NMOS管Μ35的源极，差分运放器41的输出端连接至NMOS管Μ35的栅极，向NMOS管Μ35和NMOS管Μ32的栅极提供所述第二偏置电压。
[0054]由上所述，本发明实施例在开环支路中由NMOS管形成的源极跟随器实现，避免了开环支路中同时采用NMOS管和PMOS管时，需要大尺寸的PMOS管而造成的参考电压建立速度较慢、电路功耗较大的问题，能够快速建立参考电压Vrp和Vrn，降低电路的功耗；并且，本方案减小了电源线到输出端的耦合作用，能够得到较好的PSRR，从而提高了电路性能。
[0055]并且，本方案的参考电压的驱动电路，电路结构简单，不需要片外的大容量电容，既降低了电路功耗、优化了电路性能，又提高了电路的通用型，便于实际使用。
[0056]以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
【权利要求】
1.一种参考电压的驱动电路，其特征在于，所述驱动电路包括闭环负反馈环路和开环支路，所述开环支路中包括N沟道金属氧化物半导体NMOS管(M31)和NMOS管(M32)； NMOS管(M31)的漏极连接至电源VDD，NMOS管(M31)的栅极接入闭环负反馈环路所提供的第一偏置电压，NMOS管(M31)的源极输出参考电压Vrp ； NMOS管(M32)的漏极与NMOS管(M31)的源极相连接，NMOS管(M32)的栅极接入闭环负反馈环路所提供的第二偏置电压，NMOS管(M32)的源极通过隔离电器件接地，NMOS管(M32)的源极输出参考电压Vrn。
2.根据权利要求1所述的驱动电路，其特征在于， 所述隔离电器件为NMOS管(M33)，所述NMOS管(M33)的漏极连接至NMOS管(M32)的源极，所述NMOS管(M33)的栅极接入闭环负反馈环路所提供的第三偏置电压，所述NMOS管(M33)的源极接地。
3.根据权利要求2所述的驱动电路，其特征在于，所述闭环负反馈环路包括支路(21)，支路(21)中包括NMOS管(M34)、NMOS管(M35 )和NMOS管(M36 )，支路(21)被设置为支路(21)上的电流与开环支路上的电流的比例关系为1:K，其中， NMOS管(Μ34)的漏极连接至电源VDD，NMOS管(Μ34)的栅极接入第一偏置电压并与NMOS管(Μ31)的栅极相连接，NMOS管(Μ34)的源极与NMOS管(Μ35)的漏极相连接； NMOS管(Μ35)的栅极接入第二偏置电压并与NMOS管(Μ32)的栅极相连接，NMOS管(Μ35)的源极与NMOS管(Μ36)的漏极相连接； NMOS管(Μ36)的栅极接入第三偏置电压并与NMOS管(Μ33)的栅极相连接，NMOS管(Μ36)的源极接地。
4.根据权利要求3所述的驱动电路，其特征在于，所述闭环负反馈环路中包括差分运放器(40 )和差分运放器(41)，所述驱动电路还包括偏置电流源， 差分运放器(40)的差分运放正输入端接入初始参考电压Vrpin，差分运放器(40)的差分运放负输入端连接至NMOS管(Μ34)的源极，差分运放器(40)的输出端连接电荷泵(24)的一端，电荷泵(24)的另一端连接至NMOS管(Μ34)的栅极，向NMOS管(Μ34)和NMOS管(Μ31)的栅极提供所述第一偏置电压； 差分运放器(41)的差分运放正输入端接入初始参考电压Vrnin，差分运放器(41)的差分运放负输入端连接至NMOS管(Μ35)的源极，差分运放器(41)的输出端连接至NMOS管(Μ35)的栅极，向NMOS管(Μ35)和NMOS管(Μ32)的栅极提供所述第二偏置电压； 偏置电流源的输出端连接至NMOS管(Μ37)的漏极，NMOS管(Μ37)的源极与NMOS管(Μ38)的漏极相连接，NMOS管(Μ38)的源极接地， 偏置电流源的输出端和NMOS管(Μ38)的栅极都连接至NMOS管(Μ36)的栅极，向NMOS管(Μ36)和NMOS管(Μ33)的栅极提供所述第三偏置电压。
5.根据权利要求4所述的驱动电路，其特征在于， 差分运放器(40)的差分运放负输入端通过电阻(Rl)连接至NMOS管(Μ34)的源极； 差分运放器(41)的差分运放负输入端通过电阻(R2)连接至NMOS管(Μ35)的源极。
6.根据权利要求4所述的驱动电路，其特征在于， NMOS管(Μ34)的栅极还连接至电容(25)的一端，电容(25)的另一端接地； NMOS管(Μ35)的栅极还连接至电容(26)的一端，电容(26)的另一端接地；NMOS管(M36)的栅极还连接至电容(27)的一端，电容(27)的另一端接地。
7.根据权利要求4所述的驱动电路，其特征在于，所述电荷泵(24)包括电容(Cl)和电容(C2)， 电容(Cl)的一端通过开关(Kll)与直流电压Vbn2接通或断开并通过开关(K21)与电容(C2)的一端接通或断开，电容(Cl)的另一端通过开关(K12)与电源VDD接通或断开并通过开关(K22)与电容(C2)的另一端接通或断开； 电容(C2)的一端还连接至差分运放器(40)的输出端，电容(C2)的另一端还连接至NMOS管(M34)的栅极。
8.根据权利要求1所述的驱动电路，其特征在于，所述隔离电器件为电阻(R33)，所述电阻(R33)的一端连接至NMOS管(M32)的源极，所述电阻(R33)的另一端接地。
9.根据权利要求8所述的驱动电路，其特征在于，所述闭环负反馈环路包括支路(21)，支路(21)中包括NMOS管(M34)、NM0S管(M35)和电阻(R36)，支路(21)被设置为支路(21)上的电流与开环支路上的电流的比例关系为1:K，其中， NMOS管(Μ34)的漏极连接至电源VDD，NMOS管(Μ34)的栅极接入第一偏置电压并与NMOS管(Μ31)的栅极相连接，NMOS管(Μ34)的源极与NMOS管(Μ35)的漏极相连接； NMOS管(Μ35)的栅极接入第二偏置电压并与NMOS管(Μ32)的栅极相连接，NMOS管(Μ35)的源极与电阻(R36)的一端相连接； 电阻(R36)的另一端接地。
10.根据权利要求9所述`的驱动电路，其特征在于，所述闭环负反馈环路中包括差分运放器(40)和差分运放器(41)， 差分运放器(40)的差分运放正输入端接入初始参考电压Vrpin，差分运放器(40)的差分运放负输入端连接至NMOS管(M34)的源极，差分运放器(40)的输出端连接电荷泵(24)的一端，电荷泵(24)的另一端连接至NMOS管(M34)的栅极，向NMOS管(M34)和NMOS管(M31)的栅极提供所述第一偏置电压； 差分运放器(41)的差分运放正输入端接入初始参考电压Vrnin，差分运放器(41)的差分运放负输入端连接至NMOS管(M35)的源极，差分运放器(41)的输出端连接至NMOS管(M35)的栅极，向NMOS管(M35)和NMOS管(M32)的栅极提供所述第二偏置电压。
【文档编号】G05F1/56GK103677040SQ201210362016
【公开日】2014年3月26日 申请日期:2012年9月25日 优先权日:2012年9月25日
【发明者】李福乐, 李玮韬, 杨昌宜, 王志华 申请人:清华大学