专利名称：用于生成可调带隙参考电压的设备和集成电路的制作方法
技术领域：
本实用新型涉及生成所谓的带隙参考电压。
背景技术：
带隙参考电压是基本上独立于温度的电压，并且生成这样的参考电压的设备广泛使用于集成电路中。一般而言，生成带隙电压的电路在O度开氏温度等于I. 22eV的硅带隙值附近递送约I. 25伏的输出电压。在某些电路中，电阻器或者电阻比的值可以调节递送的参考电压的值。然后讨论可调带隙参考电压。
在一般方式中，在表现不同电流密度的两个PN结(例如二极管或者以二极管方式装配的双极晶体管)之间的电压差使得有可能生成与绝对温度成正比的电流(本领域技术人员一般称之为“PTAT电流”)，其中缩写词PTAT代表“与绝对温度成正比”。另外，在电流(比如PTAT电流)穿越的二极管或者以二极管方式装配的晶体管的端子两端的电压是如下电压，该电压包括与绝对温度成反比的项和二阶项(也就是说，随着绝对温度非线性变化)。然而这样的电压被本领域技术人员用与绝对温度成反比的电压项表示并且被本领域技术人员称为“CTAT电压”，其中缩写词CTAT代表“与绝对温度互补”。然后有可能基于这一 CTAT电压获得CTAT电流。然后可以通过适当选择这两个电流流动于其中的电阻器，基于这两个电流之和获得所谓的带隙参考电压，从而使得有可能针对给定温度取消温度因子的贡献以便使这一所谓的带隙电压在给定温度附近独立于温度。例如在HironoriBanba等人的标题为“A CMOS Bandgap Reference Circuit withSub-I-V Operation”(IEEE Journal of Solid-State Circuits,第 34 卷第 5 期，1999 年5月)中描述了生成带隙参考电压的示例电路。这样的电路包括用于均衡在芯的端子两端的电压的装置，该芯包括电阻器，并且在芯的两个支路中包括两个不同数目的二极管，与绝对温度成正比的内部电流(PTAT电流)然后穿越该芯。横向电阻器另外连接于芯的端子与接地之间，然后由与绝对温度成反比的电流(Ictat电流)穿越。输出模块然后被设计成生成带隙输出参考电压。具有很低电流消耗的电路的操作需要将大电阻值用于生成电流的横向电阻器(通常为若干兆欧姆)。另外，必须在芯的每个端子重复这一电阻器以便平衡电流。这因而造成大量占用娃面积。在P. R. Gray、P. H. Hurst> S. H. Lewis 和 R. G. Meyer 的标题为 “Analysis andDesign of Analog Integrated Circuits，，的著作(第 4 版，New York :Wiley,第 4 章第326-327页)中描述了递送带隙电压参考的另一类电路。这一电路具体使用设置于电源电压与芯的支路之间的共源共栅电流镜以便提高电源抑制比。芯递送的PTAT电流然后流动于附加横向支路中，该支路包括与作为附加二极管而装配的附加双极晶体管串联连接的电阻器。这因而在这一附加电阻器的端子两端造成与绝对温度成正比的电势差。另外，在附加电阻器-附加二极管组件的端子两端的所得电压是与绝对温度成正比的这一电压与附加双极晶体管的本身与绝对温度成反比的发射极低电压之和。输出模块使得有可能递送带隙参考电压作为输出。然而这样的电路表现由于存在堆叠于电源端子与芯之间的共源共栅电流镜而需要相对高电源电压这样的缺点。
实用新型内容根据一个实施例，提出一种能够在低电源电压之下操作、具有减少的硅面积并且表现大PSRR参数(“电源抑制比”)的带隙型参考电压生成器。回顾PSRR参数是电源电压 的变化与递送的带隙电压的对应变化之比。根据一个方面，提出一种用于生成带隙参考电压的设备，该设备包括用于生成与绝对温度成正比的电流的第一装置，这些第一生成装置包括第一处理装置，第一处理装置连接到芯的端子并且设计成均衡在芯的端子两端的电压。该设备也包括第二装置，用于生成与绝对温度成反比的电流，连接到芯；以及输出模块，设计成生成参考电压。本领域技术人员当然了解，流动于芯中的内部电流与绝对温度成正比的特性具体依赖于在芯的端子两端的电压的恰当均衡，这一均衡可能具体根据与部件的制造方法有关的技术异常而更好或者更差，技术异常可能造成例如晶体管的失配或者另外为电压的内部偏移的失配。与绝对温度成正比的电流因此这里理解为与绝对温度成正比或者基本上成正比的电流(尤其考虑例如技术不准确和/或可能电压偏移)类似地，CTAT电流是与绝对温度成反比或者与绝对温度基本上成反比的电流(尤其类似考虑技术不准确)。根据这一方面的一般特征，第一处理装置包括第一放大器，第一放大器拥有至少一个第一级，第一级基于与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置而布置的第一 PMOS晶体管；第一处理装置也包括反馈级，反馈级的输入连接到放大器的输出而反馈级的输出连接到第一级的输入以及芯的至少一个端子；第二生成装置针对它们的部分包括连接到芯的端子并且与第一放大器分离的跟随放大器设置，并且输出模块连接到所述反馈级。因此，根据这一方面，通过跟随放大器设置恢复在芯的端子处可用的与绝对温度成反比的电压，并且基于与绝对温度成反比的对应电流偏置在折叠模式中布置的第一放大器的第一级，由此允许如下电流流动于第一放大器的反馈级中，该电流等于与绝对温度成正比的电流和与绝对温度成反比的电流之和。因此，通过这一结构避免使用重复的大量横向电阻器，由此允许节省空间而又赋予很低电流消耗，因为除了节约电阻之外，第一级的使电流Ictat分流的支路也适于作为放大器。[0028]与共同源极设置(其中输入信号驱动MOS晶体管的栅极)有区别的共同栅极设置(其中输入信号驱动MOS晶体管的源极)使得有可能减少输入阻抗，因为驱动源极而不是栅极，由此使得具体有可能提高PSRR参数。另外，放大器的第一级的折叠设置(其中包含PMOS晶体管的支路连接于芯的端子与参考电压(例如接地)之间)区别于堆叠设置(其中第一级的晶体管与反馈级的晶体管和芯的晶体管堆叠)，因此使得有可能在与MOS晶体管的漏极-源极电压与二极管电压之和相等的最小电源电压(即约O. 9伏)下操作。使用PMOS晶体管也允许“经过底部”偏置第一级(也就是说，偏置电流流向接地)。另外，使用以共同栅极方式装配的PMOS晶体管(这些晶体管需要负栅极-源极电压Vgs用于它们的操作)有助于能够在上文提到的电源的最小电压下操作设备。虽然各种类型的架构是可能的，但是具体为与芯的单个端子连接的反馈，优选的是第一放大器为差动输入单输出放大器并且反馈级为单输入差动输出反馈级。比如这样的 差动-差动全局架构使得有可能具有在流动于芯的两个晶体管(二极管)中的电流之间的良好相等并且因此具有与绝对温度成正比的电流相对于温度的更好线度。根据一个实施例，偏置回路连接于用于生成与绝对温度成反比的电流的第二生成装置与第一放大器的第一级之间，这一偏置回路被设计成基于与绝对温度成反比的电流偏置第一级。根据一个实施例，第一级包括连接于芯的两个端子与参考电压(例如接地)之间的至少一个差动成对支路，并且偏置回路被设计成使从与绝对温度成反比的电流汲取的偏置电流流动于每个差动成对支路中，流动于反馈级中的中间电流为与绝对温度成正比的电流与流动于每个差动成对支路中的每个偏置电流之和。根据一个实施例，跟随放大器设置包括第二放大器和连接于第二放大器的输出与第二放大器的输入之间的反馈晶体管；用于生成与绝对温度成反比的电流的第二装置还包括与反馈电阻器串联连接的第一电阻电路；第一级在差动成对支路内包括与成对第一PMOS晶体管串联连接的成对NMOS偏置晶体管，并且所述偏置回路包括所述反馈晶体管、与反馈晶体管一起形成第一电流复制装置的第一附加晶体管以及所述成对偏置晶体管；偏置回路还被设计成使与所述与绝对温度成反比的电流或者与这一与绝对温度成反比的电流的一部分相等的偏置电流流动于每个差动成对支路中。根据一个实施例，反馈级包括由其栅极相互连接的成对第二 PMOS晶体管，第二晶体管的相应源极连接到电源端子，第二 PMOS晶体管的漏极分别链接到芯的两个端子(BE1，BE2)；输出模块包括第二电阻电路，第二电阻电路包括第二附加PMOS晶体管，第二附加PMOS晶体管与反馈级的第二 PMOS晶体管一起形成第二复制装置，第二复制装置被配置成在第二电阻电路中递送与流动于反馈级中的所述中间电流或者所述中间电流的倍数或者约数相等的复制电流。根据另一实施例，第一放大器包括在共同源极型设置中布置的、连接于第一级的输出与反馈级的输入之间的反相器级，反相器级的输出然后形成放大器的输出。添加这样的反相器级使得具体有可能增加用于电源电压的可能值的跨度并且尤其是如果增益明显则进一步提高PSRR参数。根据另一实施例，第一放大器的第一级包括-连接于芯的两个端子与参考电压(例如接地)之间的第一差动成对支路，这一第一差动成对支路包括第一对第一 PMOS晶体管，-以交叉方式连接于芯的两个端子与参考电压之间的第二差动成对支路，这一第二差动成对支路包括第二对第一 PMOS晶体管；-两对的相应晶体管这两个配对分别形成两个伪电流镜；-并且第二差动成对的两个第一PMOS晶体管(M5，M6)的漏极分别连接到大小相同并且将由相同电流或者由两个基本上相等电流穿越的两个NMOS晶体管的栅极。这样的实施例使得有可能减少放大器的电压偏移，由此有利于均衡在芯的端子两端的电压。
在考察对完全非限制性的实施例的具体描述和以下附图时将清楚本实用新型的其它优点和特征，这些优点和特征使得具体有可能提高输出信号的稳定性而又增加放大器的增益-图I至图5示意地图示了根据本实用新型的生成设备的各种实施例。
具体实施方式
在图I中，标号DIS表不用于生成带隙电压VBG的设备。例如以集成于集成电路Cl内的方式生产这一设备DIS。设备DIS包括芯CR，该CR被设计成当在它的两个端子BEl和BE2的电压Vl和V2均衡时由与绝对温度成正比的内部电流Iptat穿越。这里，芯CR包括以二极管方式装配的并且与电阻器Rl串联连接于输入端子BEl与链接到参考电压(这里为接地)的端子B2之间的第一 PNP双极晶体管(称为Ql)。芯CR也包括也以二极管方式装配的并且串联连接于芯的第二端子BE2与链接到接地的端子B2之间的PNP双极晶体管(称为Q2)。晶体管Ql的大小和晶体管Q2的大小不同并且具有比值M，这样使得穿过晶体管Ql的电流的密度不同于穿过晶体管Q2的电流的密度。当然也将有可能使用晶体管Q2和大小都与晶体管Q2的大小相同的M个并联的晶体管Ql。如本领域技术人员公知的那样，当电压Vl和V2相等或者基本上相等时，穿过电阻器Rl的内部电流Iptat然后与绝对温度成正比并且等于KTLog (M) /qRl，其中K表示玻耳兹曼常数，T表示绝对温度，q表示电子的电荷,而Log表示纳皮尔对数函数。该设备也包括第一放大器AMP1，该AMPl这里拥有在共同栅极设置中和在折叠设置中布置的第一级ETl。放大器AMPl由反馈级ETR反馈，该ETR连接于第一级ETl的(因此连接于放大器AMPl的)输出BSl与第一级的差动输入ΒΕΙ、BE2之间，该差动输入也形成芯CR的两个端子。反馈放大器因此被设计成均衡在芯CR的端子ΒΕΙ、BE2的电压VI、V2。放大器AMPl的第一级ETl (这里为具有差动输入和单个输出的级)这里包括差动成对支路，这些支路包括由其栅极相互连接的成对PMOS晶体管M3、M4。这两个PMOS晶体管在共同栅极设置中，它们的接收输入信号的相应源极连接到两个输入端子BE1、BE2。在端子BEl、BE2两端的电压在整个温度跨度内为500mV至800mV的量级。以二极管方式装配晶体管M4，它的漏极链接到它的栅极。在晶体管M3和M4的栅极的端子两端的电压V3等于V2减去M4的栅极-源极电压。它至少等于晶体管M8的漏极-源极饱和电压(即100毫伏的量级)。·在晶体管M3和M4的端子两端的电压Vgs因而为负并且可与PMOS晶体管的操作兼容。晶体管M3的漏极这里形成第一级ETl的输出端子BSl。第一级ETl也包括由其栅极相互连接的两个NMOS偏置晶体管M7和M8。晶体管M7串联连接于晶体管M3的漏极与链接到接地的端子B2之间，并且晶体管M8串联连接于晶体管M4的漏极与端子B2之间。在共同源极设置中布置的反馈级ETR包括由其栅极相互连接的成对第二 PMOS晶体管Ml、M2。第二 PMOS晶体管Ml的源极连接到与电源电压Vdd链接的端子BI，并且它的漏极连接到端子BEl。第二 PMOS晶体管M2的源极也连接到电源端子BI，并且它的漏极连接到芯的端子BE2。级ETl的电压输出端子BSl连接到级ETR的输入(晶体管Ml和M2的栅极)。反馈级因此这里为单输入差动输出级，由此使得有可能获得完全差动的全局架构。设备DIS也包括与第一放大器AMPl不同的单独跟随放大器设置，该跟随放大器设置包括第二运算放大器AMP2，该AMP2的负输入链接到芯的端子BE2，并且它的输出链接到PMOS反馈晶体管M15的栅极。这一晶体管M15的源极链接到第一电源端子BI，并且它的漏极环回到放大器AMP2的正输入。放大器AMP2的结构是常规的并且例如为具有共同源极的类型。这里包括电阻器R2的第一电阻电路CRSl串联连接于反馈晶体管M15的漏极与接地(端子B2)之间。由反馈晶体管M15反馈的第二放大器AMP2以及第一电阻路径CRSl形成用于生成与绝对温度成反比的电流Ictat的第二装置。设备DIS也包括连接于第二生成装置(并且更具体为反馈晶体管M15的栅极)与第一放大器AMPl的第一级ETl之间的偏置回路BPL。偏置回路BPL这里包括反馈晶体管M15以及第一附加晶体管M16,该M16的栅极连接到反馈晶体管M15的栅极。晶体管M16的源极连接到电源端子BI，每个晶体管M15和M16的大小(沟道宽度W/沟道长度L)相同，从而晶体管M15和M16形成第一电流复制装置，从而穿过晶体管M16的电流等于穿过晶体管M15的电流。除了下文将更具体回顾其功能的晶体管M17之外，偏置回路也包括由两个偏置晶体管M7、M8并且由晶体管M18形成的电流镜，该M18以二极管方式装配并且串联连接于晶体管M17与链接到接地的端子B2之间。设备DIS也包括输出模块MDS，该MDS这里包括由反馈级的PMOS晶体管M1、M2并且由称为M19的第二 PMOS附加晶体管形成的第二电流复制装置。这一晶体管M19的栅极连接到晶体管Ml、M2的栅极，并且它的源极链接到电源端子BI。它的漏极通过下文将更具体回顾其功能的晶体管M20链接到设备的输出端子BS。虽然晶体管M19的大小与晶体管M1、M2的大小之比可以是任意的，但是晶体管M19的大小取为等于晶体管M2的大小(等于晶体管Ml的大小)，这样使得第二复制装置Ml、M2、M19递送与流动于反馈级中的中间电流相等的复制电流。输出模块MDS也包括第二电阻路径CRS2，该CRS2包括这里连接于输出端子BS与接地(端子B2)之间的电阻器R3。在稳态中(也就是说，当电压Vl和V2均衡或者几乎均衡时)，内部电流Iptat穿越芯CR。另外，在芯的端子BE2可用的电压V2为CTAT电压(也就是说，与绝对温度成反比的电压)。由反馈晶体管M15反馈的第二放大器AMP2用电压V2的值均衡在这两个输入处存在的电压。因而，穿过反馈晶体管M15并且因而穿过第一电阻路径CRSl的电阻器R2的电流为与绝对温度成反比的电流Ictat = V2/R2。通过由晶体管M15和M16形成的电流镜在偏置回路BPL的支路M16、M17、M18中复制这一电流。另外通过大小相同并且因而形成电流镜的晶体管M7、M8、M18在第一放大器AMPl的第一级ETl的差动对的支路中复制这一电流。因而，流动于第一放大器AMPl的反馈级ETR中(也就是说，流过晶体管Ml和M2)的中间电流鉴于第一级的折叠设置而为流动于芯CR中的电流Iptat与电流Ictat之和。这一中间电流Iptat+Ictat 等于一^一。由晶体管Ml、M2和M19(所有三个晶体管在这一实施例中为相同大小)形成的电流复制装置随后在输出模块MDS的第二电阻布局CRS2中复制这一中间电流。因而，这一复制电流这里等于流动于反馈级中的中间电流。由于存在电阻器R3，输
出电压VBG等于芸卜2 +ogM。
R2 y Rl qJ通过正确选择比值R2/R1，可以针对给定温度(例如27°C )将电压VBG的依赖于温度的系数归零，并且电压VBG的值然后针对这一给定温度被视为独立于绝对温度(也就是说，它将在这一给定温度周围的温度跨度内变化很小)。电阻器R3的值使得有可能调节电压VBG的值。虽然并非不可或缺，但是辅助晶体管M17和M20 (它们的栅极连接到第一放大器的第一级ETl的晶体管M3和M4的栅极)分别与晶体管M16和M19—起形成两个共源共栅设置。存在第一共源共栅晶体管M17使得有可能获得在晶体管M16的漏极电压与在第二放大器AMP2的正输入处存在的电压之间的良好相等，由此在M15-M16的电平下确保很好的电流复制。输出电压VBG的PSRR参数依赖于在电阻路径CRS2的电平的电源抑制和流动于反馈级ETR中的中间电流Iptat+Ictat的电源抑制。通过添加共源共栅晶体管M20来提高电阻路径CRS2中的电源抑制。鉴于共源共栅晶体管M14，R3 一般被选择成以便能够获得比电压V2在温度跨度内的最小值严格更少的电压VBG的值。如果去除共源共栅晶体管M20，则有可能选择R3以便能够获得电压VBG的更高值(上至Vdd-VDSSAT，其中VDSSAT表示晶体管M19的漏极-源极饱和电压)，但是这以PSRR参数的恶化为代价。在共同栅极设置中布置级ETl的PMOS晶体管这一事实也提高中间电流的电源抑制。实际上，然后明显减少在端子BEl和BE2的阻抗，由此使得有可能增加PSRR参数。另外，反馈将这一阻抗除以等于I加上开环增益的因子，由此进一步提高PSRR参 数。为了增加用于电源电压Vdd的可能值的跨度并且进一步增加PSRR比，有可能使用图2中所示的设备DIS的实施例。相对于图I的实施例，设备DIS的放大器AMPl这里包括在共同源极型设置中布置的反相器级ET2 (第一级的驱动信号驱动MOS晶体管的栅极)，这一反相器级连接于第一级ETl的输出BSl与反馈级的输入之间，反相器级的输出BS2形成放大器AMPl的输出。在这一实施例中，这时，是以二极管方式装配第一 PMOS晶体管M3，并且第一级的输出BSl由第一 PMOS晶体管M4的漏极形成。反相器级ET2这里包括第一 NMOS晶体管Mll以及PMOS晶体管M13。NMOS晶体管Mll的源极链接到参考端子B2(接地)，而PMOS晶体管M13的源极链接到电源端子BI。晶体管Mll和M13的漏极链接在一起并且形成反相器级ET2的输出BS2。这一输出BS2链接到晶体管Ml、M2、M13和M19的栅极。这里另外注意，以二极管方式装配晶体管M13，由此对反相器级ET2赋予相对低增
Mo也就是说，用于电源电压的允许值的跨度比在图I的实施例中更高，因为电压V5(端子BS2)的动态摆幅大于图I的设备的电压V4(端子BSl)的动态摆幅(该动态摆幅跟随电源电压Vdd的增加从而最终造成图I的设备的晶体管M3的漏极-源极电压的夹断)。实际上，在图2的实施例中，当电源电压增加时，电压V5增加，但是电压V4保持固定，因为这一电压驱动以接地为参考的NMOS晶体管(晶体管Mil)的栅极。按照指示，尽管电源电压Vdd的可能变化的跨度对于图I的设备而言为300毫伏的量级，但是它对于图2的设备而言在约O. 9伏与晶体管的击穿电压值之间延伸。另外，在图2的设备中存在第二反相器级ET2允许增加开环增益(即使考虑到反相器级的小增益这一增加较小)，由此往往趋于提高PSRR参数。也就是说，图I的设备和图2的设备二者由于在晶体管M3和M4的漏极电压V3与V4之间的不相等而表现在端子BEl与BE2(处于电压Vl和V2)之间的可变电压偏移，这一电压偏移另外随温度可变。这在某些应用中可能是障碍。因此，为减少电压Vl和V2上的这一偏移并且因此更好地均衡这些电压Vl和V2，例如有可能使用图3中所示的实施例。相对于先前实施例，图3中所示的设备DIS的放大器AMP的第一级ETl具有不同结构，但是仍然表现为共同栅极设置的折叠布置。更具体而言，第一级ETl包括连接于芯的两个端子BEl和BE2与参考端子B2(接地)之间的第一差动成对支路，这一第一差动成对支路包括第一对第一 PMOS晶体管M3和M4。第一级ETl另外包括以交叉方式连接于芯的两个端子BEl和BE2与参考电压(端子B2)之间的第二差动成对支路，这一第二差动成对支路包括第二对第一 PMOS晶体管M5和M6。以二极管方式装配第一对晶体管的晶体管M3和M4，它们的漏极连接到它们的栅极。另外，晶体管M5的栅极链接到晶体管M3的栅极，而晶体管M6的栅极链接到晶体 管M4的栅极。两对的相应晶体管M3、M5这一配对恰如两对的相应晶体管M4、M6这一配对一样形成伪电流镜。每个配对形成伪电流镜，因为每个配对的两个晶体管的源极不同。如此是因为流动于每个配对的两个晶体管中的电流的相等源于设备在稳态中(也就是说，当电压Vl和V2均衡或者几乎均衡时)均衡两个对应晶体管的源极这一事实。然后获得复制电流，并且每个晶体管配对然后在功能上表现为电流镜。每个配对因此可以视为在结构上形成伪电流镜而在功能上形成为电流镜。第一差动成对支路包括分别与PMOS晶体管M3和M4串联连接的称为M7和M8的两个NMOS偏置晶体管。第二差动成对支路包括第一互补NMOS晶体管M9和第二互补晶体管M10，该M9和MlO以二极管方式装配，它们的栅极相互连接，并且它们一起形成电流镜。称为M9的第一互补NMOS晶体管的漏极连接到PMOS晶体管M5的漏极，且它的源极链接到接地(端子B2)。类似地，称为MlO的互补NMOS晶体管的漏极连接到晶体管M6的漏极，且它的源极链接到端子B2。互补NMOS晶体管MlO的大小(比值W/L，其中W表示沟道的宽度而L表示沟道的长度)等于反相器级ET2的第一 NMOS晶体管Mll的大小，该Mll的栅极连接到级ETl的输出 BSl0这里同样，级ETl在这一实施例中为差动输入单输出级，而反相器级ET2恰如在图2的实施例中一样为单输入单输出级。在图3的实施例中，偏置回路的晶体管M18的大小为偏置晶体管M7和M8的大小的两倍那样大。偏置回路BPL因此使得有可能使与Ictat/2相等的偏置电流流动于包括偏置晶体管M7和M8的第一差动成对支路中。伪电流镜M3、M5和M4、M6也使得有可能使与Ictat/2相等的偏置电流流动于第一级ETl的第二差动成对支路的支路中。因而，流动于反馈级ETR中的中间电流仍然等于Iptat+Ictat。另一方面，级ET2的晶体管M13的大小这里为晶体管Ml和M2的大小的四分之一。因此，电流(Iptat+Ictat)/4流动于级ET2中。因此注意到，电压V5 (晶体管M5的漏极)驱动NMOS晶体管(在这一实例中为级ET2的晶体管Mil)的栅极，而电压V6 (晶体管M6的漏极)也驱动NMOS晶体管(在这一实例中为电流镜M9、M10的晶体管M10)的栅极。另外，由于已经选择电阻器Rl和R2以便获得独立于温度的版本VGB(也就是说，根据电流Iptat和Ictat的温度获得线性项的补偿)，所以电流Iptat基本上等于电流Ictat,因而流动于晶体管MlI中的电流基本上等于Ictat/2。也由于晶体管Mll和MlO的大小相同并且这两个晶体管基本上由相同电流(即电流Ictat/2)穿越，所以存在电压V5和V6的准相等并且因而存在电压Vl和V2的电平偏移 的明显减少。这里应当注意到，电流镜M9、M10使得有可能恢复差动并且实际上允许第一级ETl的单个输出。另外，这一实施例使得有可能由于包含晶体管M3、M5、M4、M6的差动成对支路的交叉耦合而进一步增加PSRR参数，这些支路允许增益增加一倍。也就是说，由于在图3的实施例中存在两个增益级(即由第一级ETl的晶体管M5、M9提供的第一增益级和由反相器级ET2提供的第二增益级(即使因为以二极管方式装配晶体管M133而这一第二增益较小)，所以可能产生输出信号的稳定性问题从而引起在这一信号中存在持续振汤。因此，可能在某些应用中有必要例如通过添加电容器来补偿这些振荡。也就是说，图4的实施例使得有可能赋予减少或者实际上消除在电压Vl与V2之间的偏移而又使得在某些应用中有可能通过添加电容器来回避补偿。更具体而言，参照图3的实施例，这时，图4的设备的级ETl的第一放大器AMPl在它的第二差动成对支路中不仅包括以二极管方式装配的第二互补NMOS晶体管MlO而且包括以二极管方式装配的第一互补NMOS晶体管M9。以二极管方式装配的第一互补NMOS晶体管M9与反相器级ET2的NMOS晶体管Mll (该Mll的栅极链接到晶体管M9的漏极)一起形成电流镜。另外，在这一实施例中，反相器级ET2包括第二支路，该支路包括第二 NMOS晶体管M12和串联连接于电源端子BI与另外以接地(源极到端子B2的连接)为参考的第二晶体管M12之间的以二极管方式装配的第二 PMOS晶体管M14。PMOS晶体管M14的栅极另外链接到级ET2的PMOS晶体管M13的栅极，这两个晶体管M13和M14因此形成电流镜。晶体管M13和M14的大小相同并且为晶体管Ml、M2的大小的四分之一。与晶体管M9和Mll类似，晶体管MlO和M12形成NMOS电流镜，晶体管M12的栅极链接到晶体管MlO的漏极。这里也将注意到，这时，级ETl为差动输入差动输出级，第一级ETl的差动输出BSlO-BSl I由晶体管M5和M6的漏极形成。因此，这时，反相器级ET2为差动输入单输出级。另外这里将注意到，反相器级ET2的增益比先前实施例的级ET2的增益大得多，因为这时未以二极管方式装配晶体管M13。[0143]电流Ictat/2借助包括偏置NMOS晶体管WJ和M8的偏置回路BPL来流动于第一差动成对支路中。一方面为伪电流镜M3、M5而另一方面为伪电流镜M4、M6也允许电流Ictat/2流动于第二差动成对支路中。一方面为电流镜M9、Mll而另一方面为电流镜M10、M12针对它们的部分允许电流Ictat/2流动于反相器级ET2的两个支路Mil、M13和M12、M14中。相对于先前实施例，由于电压V5和V6的相等而在电压Vl和V2的电平处存在电压偏移的仍然大减少。实际上，这两个电压V5和V6分别驱动这时由相同电流Ictat/2穿越、以二极管方式装配、大小相同的两个NMOS晶体管M9和M10，鉴于在电压V7与V8之间的不相等偏移仍然持续，但是它的影响除以级ET2(M11-M13)的增益。另外，这时，电流镜M13、M14使得有可能在反相器级ET2 (该ET2为具有单个输出BS2的级)的电平恢复差动。`另外，图4的设备的输出信号的稳定性大得多，并且因此有可能回避补偿。实际上，即使晶体管M5和M9以及M6和MlO形成增益级，在以二极管方式装配晶体管M9和MlO这一事实情况下，这一增益仍然微小。因而，这里图4的结构可以被视为包括实质上单个增益级(即晶体管级ET2的M13和M11以及M12和M14提供的增益级)，由此有利于输出信号的稳定性。实际上，高阻抗节点BS2(电压V8)恰好处于电容值最高处以便形成有利于稳定性的第一低频极点。图5的实施例使得如下文将更具体见到的有可能增加结构的增益以及PSRR参数而又继续赋予用于电源电压的值的更大跨度以及在电压Vl与V2之间的偏移的仍然更大减少。就这一点而言，图5的设备DIS包括放大器AMPl，该AMPl的第一级ETl具有与图3的放大器的第一级ETl的结构相同的结构，并且该AMPl的级ET2具有与图4的放大器的级ET2的结构相同的结构。因而，相对于图4的结构，极大增加增益，因为这里存在两个增益级(即由级ETl的晶体管M3至MlO产生的增益级以及级ET2的晶体管M11、M12、M13和M14产生的增益级)鉴于增益的增加，PSRR参数得以增加。另外，以与上文说明的方式相似的方式，由于在电源电压变化时电压V5的动态摆幅明显而电压V4保持固定，所以用于电源电压的允许值的跨度明显。另外，如上文说明的那样，这里由于电压V5和V6( 二者驱动由同一电流(即电流Ictat/2)穿越的大小相同的MOS晶体管)的相等，所以仍然存在电压Vl与V2之间的电压偏移的明显减少。另外，由于级ET2的更大增益，进一步使在电压V7与V8之间的偏移的影响最小。按照指示，这样的结构在稳态中(在DC( “直流”)之下)增益值为80dB的量级，而PSRR参数为120dB的量级为的量级。电源电压可以在约O. 9伏与晶体管的击穿电压值之间变化。另一方面，在某些应用中，这样的结构如果在晶体管Ml和M2的栅极电平的电容值不足够则可能由于存在两个增益级而需要补偿。可以在电压V8与V5之间或者另外在电源电压Vdd与电压V8之间实现这一补偿。也就是说，可以通过例如将电容器放置于电压V5与V8之间(也就是说，在晶体管M5的漏极与晶体管Mll的漏极之间)来容易地实现补偿，并且就这一点而言，密勒效应是有益的，密勒效应使得有可能具 有在电压V5与接地之间的与电容器的电容值与级ET2的增益的乘积相等的有效电容。密勒效应也使得有可能将第2次极点推向远离高频。
权利要求1.一种用于生成可调带隙参考电压的设备，其特征在于包括第一装置，用于生成与绝对温度成正比的电流，包括第一处理装置，所述第一处理装置连接到芯(CR)的端子并且设计成均衡在所述芯的所述端子两端的电压；第二装置，用于生成与绝对温度成反比的电流(Ictat)，连接到所述芯；以及输出模块(MDS)，设计成生成所述参考电压(VBG)，其特征在于，所述第一处理装置包括第一放大器(AMPl)和反馈级(ETR)，所述第一放大器拥有至少一个第一级(ETl)，所述第一级基于所述与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置布置的第一 PMOS晶体管(M3，M4)，所述反馈级的输入连接到所述放大器的输出而所述反馈级的输出连接到所述第一级的输入以及所述芯的至少一个端子(BE1，BE2)，所述第二生成装置包括连接到所述芯的端子(BE2)并且与所述第一放大器(AMPl)分离的跟随放大器设置(AMP2，M15)，并且所述输出模块(MDS)连接到所述反馈级。
2.根据权利要求I所述的设备，其特征在于所述第一放大器(AMPl)为差动输入单输出放大器，并且所述反馈级(ETR)为单输入差动输出反馈级。
3.根据权利要求I或者2所述的设备，其特征在于偏置回路(BPL)连接于所述第二生成装置与所述第一放大器(AMPl)的所述第一级(ETl)之间，并且设计成基于所述与绝对温度成反比的电流(Ictat)偏置所述第一级(ETl)。
4.根据权利要求3所述的设备，其特征在于所述第一级(ETl)包括连接于所述芯的所述两个端子(BE1，BE2)与参考电压(B2)之间的至少一个差动成对支路，并且所述偏置回路(BPL)被设计成使从所述与绝对温度成反比的电流汲取的偏置电流(Ictat)流动于每个差动成对支路中，流动于所述反馈级中的中间电流为所述与绝对温度成正比的电流(Iptat)与流动于每个差动成对支路中的每个偏置电流(Ictat)之和。
5.根据权利要求4所述的设备，其特征在于所述跟随放大器设置包括第二放大器(AMP2)和连接于所述第二放大器(AMP2)的输出与所述第二放大器的输入(+)之间的反馈晶体管(M15)，并且所述第二生成装置还包括与所述反馈电阻器(M15)串联连接的第一电阻电路(CRSl)，所述第一级(ETl)在差动成对支路内包括与成对第一 PMOS晶体管(M3，M4)串联连接的成对NMOS偏置晶体管(M7，M8)，并且所述偏置回路(BPL)包括所述反馈晶体管(M15)、与所述反馈晶体管(M15) —起形成第一电流复制装置的第一附加晶体管(M16)、所述成对NMOS偏置晶体管(M7，M8)并且设计成使与所述与绝对温度成反比的电流或者与这一与绝对温度成反比的电流的一部分(Ictat/2)相等的偏置电流(Ictat)流动于每个差动成对支路中。
6.根据权利要求5所述的设备，其特征在于所述反馈级(ETR)包括由其栅极相互连接的成对第二 PMOS晶体管(Ml，M2)，所述第二晶体管(Ml，M2)的相应源极连接到电源端子(BI)，所述第二 PMOS晶体管(Ml，M2)的漏极分别链接到所述芯的所述两个端子(BE1，BE2)，并且所述输出模块(MDS)包括第二电阻电路(CRS2)，所述第二电阻电路包括第二附加PMOS晶体管(M19)，所述第二附加PMOS晶体管与所述反馈级的所述第二 PMOS晶体管(Ml, M2) 一起形成第二复制装置(Ml，M2，M19)，所述第二复制装置被配置成在所述第二电阻电路(CRS2)中递送与所述中间电流或者所述中间电流的倍数或者约数相等的复制电流(Iptat+Ictat)。
7.根据权利要求6所述的设备，其特征在于还包括第一辅助晶体管(M17)，与所述第一附加晶体管(M16) —起形成第一共源共栅设置；以及第二辅助晶体管(M29)，与所述第二电阻电路的所述第二附加PMOS晶体管(M18) —起形成第二共源共栅设置。
8.根据权利要求I所述的设备，其特征在于所述第一放大器(AMPl)包括在共同源极型设置中布置的并且连接于所述第一级(ETl)的输出(BSl)与所述反馈级(ETR)的输入之间的反相器级(ET2)，所述反相器级(ET2)的输出(BS2)形成所述放大器的输出。
9.根据权利要求8所述的设备，其特征在于所述第一放大器的所述第一级(ETl)包括连接于所述两个芯端子(BE1，BE2)与参考电压之间并且包括第一对第一 PMOS晶体管(M3，M4)的第一差动成对支路以及以交叉方式连接于所述芯的所述两个端子(BE1，BE2)与所述参考电压之间并且包括第二对第一 PMOS晶体管(M5，M6)的第二差动成对支路，所述两对的相应晶体管(M3，M5 ；M4, M6)这两个配对分别形成两个伪电流镜，并且所述第二差动成对的所述两个第一 PMOS晶体管(M5，M6)的漏极分别连接到大小相同并且将由相同电流(Ictat/2)或者由两个基本上相等电流穿越的两个NMOS晶体管(Ml I，MlO ；M11, M12)的栅极。
10.根据权利要求9所述的设备，其特征在于以二极管方式装配所述第一差动成对的所述两个第一 PMOS晶体管(M3，M4)，并且这两个第一 PMOS晶体管(M3，M4)的漏极通过所述两个NMOS偏置晶体管(M7，M8)分别连接到所述参考电压，所述第二差动成对的所述两个第一 PMOS晶体管中的一个第一 PMOS晶体管(M5)的漏极一方面连接到所述反相器级(ET2)的第一 NMOS晶体管(Mll)的栅极而另一方面通过第一互补NMOS晶体管(M9)连接到所述参考电压(B2)，并且所述第二差动成对的所述两个第一 PMOS晶体管中的另一第一 PMOS晶体管(M6)的漏极通过以二极管方式装配的第二互补NMOS晶体管(MlO)连接到所述参考电压(B2)。
11.根据权利要求10所述的设备，其特征在于相互以电流镜方式布置所述第一互补NMOS晶体管(M9)和以二极管方式装配的所述第二互补NMOS晶体管(MlO)。
12.根据权利要求10所述的设备，其特征在于所述反相器级(ET2)包括第一支路和第二支路，所述第一支路包括所述第一 NMOS晶体管(Mll)和串联连接于所述第一 NMOS晶体管(M11)与电源端子(BI)之间的第一 PMOS晶体管(M13)，所述第二支路包括第二 NMOS晶体管(M12)和串联连接于所述电源端子(BI)与所述第二 NMOS晶体管(M12)之间、以二极管方式装配的第二 PMOS晶体管(M14)，相互以电流镜方式布置所述第一 PMOS晶体管(M13)和所述第二 PMOS晶体管(M14)，所述第一互补NMOS晶体管(M9)以二极管方式来装配并且与所述反相器级的所述第一NMOS晶体管(Mll) —起形成第一电流镜，并且所述第二差动成对的所述两个第一 PMOS晶体管中的另一第一 PMOS晶体管(M6)的漏极也连接到所述反相器级的所述第二支路的所述第二 NMOS晶体管(M12)的栅极。
13.根据权利要求11所述的设备，其特征在于所述反相器级包括第一支路和第二支路，所述第一支路包括所述第一 NMOS晶体管(Mll)和串联连接于所述第一 NMOS晶体管(Mll)与电源端子(BI)之间的第一 PMOS晶体管(M13)，所述第二支路包括第二 NMOS晶体管(M12)和串联连接于所述电源端子(BI)与所述第二 NMOS晶体管(M12)之间、以二极管方式装配的第二 PMOS晶体管(M14)，相互以电流镜方式布置所述第一 PMOS晶体管(M13)和所述第二 PMOS晶体管(M14)，所述第二差动成对的所述两个第一 PMOS晶体管中的另一第一 PMOS晶体管(M6)的漏极也连接到所述反相器级的所述第二支路的所述第二 NMOS晶体管(M12)的栅极。
14. 一种集成电路，其特征在于包括根据权利要求I所述的设备。
专利摘要本实用新型涉及用于生成可调带隙参考电压的设备和集成电路。该设备包括第一装置，用于生成与绝对温度成正比的电流；第二装置，用于生成与绝对温度成反比的电流；以及输出模块，设计成生成参考电压；第一处理装置包括第一放大器和反馈级，第一放大器拥有至少一个第一级，第一级基于与绝对温度成反比的电流偏置、根据折叠设置布置且包括根据共同栅极设置布置的第一PMOS晶体管，反馈级的输入连接到放大器的输出而反馈级的输出连接到第一级的输入及芯的至少一个端子，第二生成装置包括连接到芯的端子且与第一放大器分离的跟随放大器设置，输出模块连接到反馈级。由此实现具有最大电源抑制比。
文档编号G05F1/565GK202677242SQ201220229340
公开日2013年1月16日 申请日期2012年5月16日 优先权日2011年5月17日
发明者J·弗特, T·索德 申请人:意法半导体(鲁塞)公司