专利名称：用于生成可调带隙参考电压的设备和集成电路的制作方法
技术领域：
本实用新型涉及生成所谓的带隙參考电压。
背景技术：
带隙參考电压是基本上独立于温度的电压，并且生成这样的參考电压的设备广泛使用于集成电路中。一般而言，生成带隙电压的电路在0度开氏温度等于I. 22eV的硅带隙值附近递送约I. 25伏的输出电压。在某些电路中，可以由电阻器或者电阻比的值调节递送的參考电压的值。然后讨论可调带隙參考电压。 在一般方式中，在表现不同电流密度的两个PN结(例如ニ极管或者以ニ极管方式装配的双极晶体管)之间的电压差使得有可能生成与绝对温度成正比的电流(本领域技术人员一般称之为“PTAT电流”)，其中缩写词PTAT代表“与绝对温度成正比”。另外，在电流(比如PTAT电流)穿越的ニ极管或者以ニ极管方式装配的晶体管的端子两端的电压是如下电压，该电压包括与绝对温度成反比的项和ニ阶项(也就是说，随着绝对温度非线性变化)。然而这样的电压被本领域技术人员用与绝对温度成反比的电压项表示并且被本领域技术人员称为“CTAT电压”，其中缩写词CTAT代表“与绝对温度互补”。然后有可能基于这ー CTAT电压获得CTAT电流。然后可以通过适当选择这两个电流流动于其中的电阻器，基于这两个电流之和获得所谓的带隙參考电压，从而使得有可能针对给定温度取消温度因子的贡献以便使这一所谓的带隙电压在给定温度附近独立于温度。例如在HironoriBanba等人的标题为“A CMOS Bandgap Reference Circuit withSub-I-V Operation”(IEEE Journal of Solid-State Circuits,第 34 卷第 5 期，1999 年5月)中描述了生成带隙參考电压的示例电路。这样的电路包括用于均衡芯的端子两端的电压的装置，该芯包括电阻器，并且在芯的两个支路中包括两个不同数目的ニ极管，与然后绝对温度成正比的内部电流(PTAT电流)穿越该芯。横向电阻器另外连接于芯的端子与接地之间，并且然后由与绝对温度成反比的电流(Ictat电流)穿越。输出模块然后被设计成生成带隙输出參考电压。具有很低电流消耗的电路的操作需要将大电阻值用于生成电流的横向电阻器(通常为若干兆欧姆)。另外，必须在芯的每个端子重复这ー电阻器以便平衡电流。这因而造成大量占用娃面积。在P. R. Gray、P. H. Hurst> S. H. Lewis 和 R. G. Meyer 的标题为 “Analysis andDesign of Analog Integrated Circuits”的著作(第 4 版，New York :Wiley,第 4 章第326-327页)中描述了递送带隙电压參考的另ー类电路。这ー电路具体使用设置于电源电压与芯的支路之间的共源共栅电流镜以便提高电源抑制比。由芯递送的PTAT电流然后流动于附加横向支路中，该支路包括与作为附加ニ极管而装配的附加双极晶体管串联连接的电阻器。这因而在这ー附加电阻器的端子两端造成与绝对温度成正比的电势差。另外，在附加电阻器-附加ニ极管组件的端子两端的所得电压是与绝对温度成正比的这ー电压与附加双极晶体管的本身与绝对温度成反比的发射极低电压之和。输出模块使得有可能递送带隙參考电压作为输出。然而这样的电路表现由于存在堆叠于电源端子与芯之间的共源共栅电流镜而需要相对高电源电压这样的缺点。
实用新型内容根据ー个实施例，提出一种能够在低电源电压之下操作、具有減少的硅面积并且表现大PSRR參数(“电源抑制比”)的带隙型參考电压生成器。回顾PSRR參数是电源电压 的变化与递送的带隙电压的对应变化之比。根据ー个方面，提出一种用于生成可调带隙參考电压的设备，该设备包括第一装置，用于生成与绝对温度成正比的电流，包括第一处理装置，第一处理装置连接到芯的端子并且设计成均衡在芯的端子两端的电压；第二装置，用于生成与绝对温度成反比的电流，连接到芯；以及输出模块，设计成生成參考电压。本领域技术人员当然了解，流动于芯中的内部电流与绝对温度成正比的特性具体依赖于在芯的端子两端的电压的恰当均衡，这ー均衡可能具体根据与部件的制造方法有关的技术异常而更好或者更差从而，技术异常可能造成例如晶体管的失配或者另外为电压的内部偏移的未失配。与绝对温度成正比的电流因此这里理解为与绝对温度成正比或者基本上成正比的电流(尤其考虑例如技术不准确和/或可能的电压偏移)。类似地，CTAT电流是与绝对温度成反比或者与绝对温度基本上成反比的电流(尤其类似考虑技术不准确)。根据这一方面的一般特征，第一处理装置包括第一放大器，第一放大器拥有至少ー个第一级，第一级基于与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置而布置的第一 PMOS晶体管；第一处理装置也包括反馈级，反馈级的输入连接到放大器的输出并且反馈级的输出连接到第一级的输入以及芯的至少ー个端子，反馈级将由中间电流穿越，中间电流等于与绝对温度成正比的电流和与绝对温度成反比的电流之和，并且输出模块连接到所述反馈级。因此，根据这一方面，基于第二生成装置生成的与绝对温度成反比的电流来偏置在折叠模式中布置的第一放大器的第一级，由此允许如下电流流动于第一放大器的反馈级中，该电流等干与绝对温度成正比的电流和与绝对温度成反比的电流之和。因此，通过这ー结构避免使用重复的大量横向电阻器，由此允许节省空间而又赋予很低电流消耗，因为除了节约电阻之外，第一级的使电流Ictat分流的支路也适于作为放大器。与共同源极设置(其中输入信号驱动MOS晶体管的栅极)有区别的共同栅极设置(其中输入信号驱动MOS晶体管的源扱)使得有可能减少输入阻杭，因为驱动源极而不是栅扱，由此使得具体有可能提高PSRR參数。另外，放大器的第一级的折叠设置(其中包含PMOS晶体管的支路连接于芯的端子与參考电压(例如接地)之间)区别于堆叠设置(其中第一级的晶体管与反馈级的晶体管和芯的晶体管堆叠)、因此使得有可能在与MOS晶体管的漏扱-源极电压与ニ极管电压之和相等的最小电源电压(即约0. 9伏)下操作。使用PMOS晶体管也允许“经过底部”偏置第ー级(也就是说，偏置电流流向接地)。另外，使用以共同栅极方式装配的PMOS晶体管(这些晶体管需要负栅扱-源极电压Vgs用于它们的操作)有助于能够在上文提到的电源的最小电压下操作设备。根据ー个实施例，第二生成装置包括连接到芯的端子的跟随放大器设置。
因此，跟随放大器设置恢复在芯的端子处可用的与绝对温度成反比的电压，以便基干与绝对温度成反比的对应电流偏置第一放大器的第一级。跟随放大器设置的若干结构是可能的。例如，有可能设想跟随放大器设置，跟随放大器设置连接到芯的端子并且与第一放大器分离、包括常规结构(例如具有共同源极的类型)的第二放大器和连接于第二放大器的输出与第二放大器的正输入之间的反馈晶体管。也就是说，跟随放大器设置包括如下第二放大器和反馈晶体管是特别有利的，第ニ放大器拥有至少ー个第一级，第一级也基于所述与绝对温度成反比的电流来偏置、包括根据共同栅极设置而布置的第二 PMOS晶体管，第二放大器的第一级具有与所述第一放大器的第一级共同的部分，反馈晶体管连接于第二放大器的输出与第二放大器的输入之间。具有用于两个放大器的第一级的共同部分这一事实使得有可能减少电流消耗并且提高在两个放大器之间的匹配。另外，将共同栅极设置中的PMOS晶体管用于第二放大器的第一级赋予与上文针对第一放大器的第一级指不的优点相同的优点。另外，两个放大器的第一级具有共同部分这一事实使得有可能使第二放大器的第ー级具有折叠设置。因此，不仅该设备可以作为整体在与MOS晶体管的漏扱-源极电压与ニ极管电压之和相等的最小电源电压(即约0.9伏)下操作，而且这一最小电源电压将跟随技术趋势并且如果MOS晶体管的漏极-源极电压和/或ニ极管电压的值减少则降至0. 9伏以下。这对于共同源极设置中的与第一放大器完全分离的第二常规跟随放大器而言情况未必如此，如果与使用的技术对应的电源电压太低，则第二常规跟随放大器可能需要比该电源电压更大的电源电压。虽然各种类型的架构是可能的，但是具体为与芯的单个端子连接的反馈，优选的是第一放大器为差动输入单输出放大器并且反馈级为单输入差动输出反馈级。比如这样的差动-差动全局架构使得有可能具有在流动于芯的两个晶体管(ニ极管)中的电流之间的良好相等并且因此具有与绝对温度成正比的电流相对于温度的更好线性度。根据ー个实施例，偏置回路连接于第二生成装置与第一放大器和第二放大器的相应第一级之间并且设计成基干与绝对温度成反比的电流偏置这些第一级中的每级。根据ー个实施例，所述第一放大器包括在共同源极型设置中布置的并且连接于第一级的输出与反馈级的输入之间的反相器级，该反相器级的输出形成放大器的输出，并且所述第二放大器包括在共同源极型设置中布置、连接于第一级的输出与反馈晶体管的栅极之间的反相器级。添加这样的反相器级使得具体有可能増加用于电源电压的可能值的跨度并且尤其是如果増益明显则进一步提高PSRR參数。根据另一方面，提出ー种包括如上文限定的设备的集成电路。由此，生成可调带隙电压。
在考察对完全非限制性的实施例和实施方式的具体描述和以下附图时将清楚本实用新型的其它优点和特征，这些优点和特征使得具体有可能提高输出信号的稳定性而又增加增益，在附图中-图I至图3示意地图示了根据本实用新型的生成设备的各种实施例，这些实施例·允许根据本实用新型的方法的各种实施方式。
具体实施方式
在图I中，标号DIS表不用于生成带隙电压VBG的设备。例如以集成于集成电路Cl内的方式生产这ー设备DIS。设备DIS包括芯CR，该CR被设计成当在它的两个端子BEl和BE2的电压Vl和V2均衡时由与绝对温度成正比的内部电流Iptat穿越。这里，芯CR包括以ニ极管方式装配的并且与电阻器Rl串联连接于输入端子BEl与链接到參考电压(这里为接地)的端子B2之间的第一 PNP双极晶体管(称为Ql)。芯CR也包括也以ニ极管方式装配的并且串联连接于芯的第二端子BE2与链接到接地的端子B2之间的PNP双极晶体管(称为Q2)。晶体管Ql的大小和晶体管Q2的大小不同并且具有比值M，这样使得穿过晶体管Ql的电流的密度不同于穿过晶体管Q2的电流的密度。当然也将有可能使用晶体管Q2和大小都与晶体管Q2的大小相同的M个并联的晶体管Ql。如本领域技术人员公知的那样，当电压Vl和V2相等或者基本上相等吋，穿过电阻器Rl的内部电流Iptat然后与绝对温度成正比并且等于KTLog(M)/qRl，其中K表示玻耳兹曼常数，T表示绝对温度，q表示电子的电荷,而Log表示纳皮尔对数函数。该设备也包括第一放大器AMP1，该AMPl这里拥有在共同栅极设置中和在折叠设置中布置的第一级ETl。放大器AMPl由反馈级ETR反馈，该ETR连接于第一级ETl的(因此连接于放大器AMPl的)输出BSl与第一级的差动输入BE1、BE2之间，该差动输入也形成芯CR的两个端子。反馈放大器因此被设计成均衡在芯CR的端子BE1、BE2的电压VI、V2。放大器AMPl的第一级ET1(这里为具有差动输入和单个输出的级)这里包括差动成对支路，这些支路包括由其栅极相互连接的成对PMOS晶体管M3、M4。这两个PMOS晶体管在共同栅极设置中，它们的接收输入信号的相应源极连接到两个输入端子BE1、BE2。在端子BEl、BE2两端的电压在整个温度跨度内为500mV至800mV的量级。[0057]以ニ极管方式装配晶体管M4，它的漏极链接到它的栅扱。在晶体管M3和M4的栅极的端子两端的电压V3等于V2减去M4的栅极-源极电压。它至少等于晶体管M8的漏极-源极饱和电压(即100毫伏的量级)。在晶体管M3和M4的端子两端的电压Vgs因而为负并且与PMOS晶体管的操作兼容。晶体管M3的漏极这里形成第一级ETl的输出端子BSl。第一级ETl也包括由其栅极相互连接的两个NMOS偏置晶体管M7和M8。晶体管M7串联连接于晶体管M3的漏极与链接到接地的端子B2之间，并且晶体管M8串联连接于晶体管M4的漏极与端子B2之间。在共同源极设置中布置的反馈级ETR包括由其栅极相互连接的成对PMOS晶体管M1、M2。PMOS晶体管Ml的源极连接到与电源电压Vdd链接的端子BI，并且它的漏极连接到·端子BEl。PMOS晶体管M2的源极也连接到电源端子BI，并且它的漏极连接到芯的端子BE2。级ETl的电压输出端子BSl连接到级ETR的输入(晶体管Ml和M2的栅极)。反馈级因此这里为单输入差动输出级，由此使得有可能获得完全差动的全局架构。设备DIS也包括跟随放大器设置，该跟随放大器设置包括第二运算放大器AMP2。第二放大器AMP2包括第一级ET10，该ETlO包括差动成对支路，这些支路这里包括由其栅极相互连接的成对PMOS晶体管M4、M5。晶体管M4的源极连接到芯CR的端子BE2，而晶体管M5的漏极形成第一级ETlO的输出端子BSlO并且连接到反馈晶体管M9的栅极，该M9的漏极连接到晶体管M5的源扱。晶体管M4和M5的源极因此这里形成差动输入，并且这一放大器AMP2的目的是均衡分别存在于第ー级ETlO的差动输入处的电压V2和V6。第一级ETlO也包括由其栅极相互连接的两个NMOS偏置晶体管M8和M6。晶体管M6串联连接于晶体管M5的漏极与端子B2之间。因此这里可见，也根据共同栅极设置来布置PMOS晶体管M4和M5。另外，第二放大器AMP2的第一级ETlO具有与第一放大器AMPl的第一级ETl共同的部分(在这ー实例中为支路M4、M8)。也根据折叠设置来布置放大器AMP2的第一级ETlO。这里包括电阻器R2的第一电阻电路CRSl串联连接于反馈晶体管M15的漏极与接地(端子B2)之间。由反馈晶体管M9反馈的第二放大器AMP2以及第ー电阻路径CRSl形成用于生成与绝对温度成反比的电流Ictat的第二装置。设备DIS也包括连接于第二生成装置(并且更具体为反馈晶体管M9的栅极)与第一级ETl和ETlO之间的偏置回路BPL。偏置回路BPL这里包括反馈晶体管M9以及第一附加晶体管M10,该MlO的栅极连接到反馈晶体管M9的栅极。晶体管MlO的源极连接到电源端子BI，每个晶体管M9和MlO的大小(沟道宽度W/沟道长度L)相同，从而晶体管M9和MlO形成第一电流复制装置，从而穿过晶体管MlO的电流等于穿过晶体管M9的电流。除了下文将更具体回顾其功能的晶体管Mll之外，偏置回路也包括由偏置晶体管M6、M7、M8并且由晶体管M12形成的电流镜，该M12以ニ极管方式装配并且串联连接于晶体管Mll与链接到接地的端子B2之间。设备DIS也包括输出模块MDS，该MDS这里包括由反馈级的PMOS晶体管M1、M2并且由称为M13的第二 PMOS附加晶体管形成的第二电流复制装置。这一晶体管M13的栅极连接到晶体管Ml、M2的栅极，且它的源极链接到电源端子BI。它的漏极通过下文将更具体回顾其功能的晶体管M14链接到设备的输出端子BS。虽然晶体管M13的大小与晶体管M1、M2的大小之比可以是任意的，但是晶体管M13的大小这里取为等于晶体管M2的大小(等于晶体管Ml的大小)，这样使得第二复制装置 Ml、M2、M13递送与流动于反馈级中的中间电流相等的复制电流。输出模块MDS也包括第二电阻路径CRS2，该CRS2包括这里连接于输出端子BS与接地(端子B2)之间的电阻器R3。在稳态中(也就是说，当电压Vl和V2均衡或者几乎均衡时)，内部电流Iptat穿越芯CR。另外，在芯的端子BE2处可用的电压V2为CTAT电压(也就是说，与绝对温度成反比的电压)。通过共同栅极方式，两个反馈放大器也可以被视为反馈回路，该反馈回路调节电压V4 (第一级ETl的输出电压)和V7 (第一级ETlO的输出电压)以便获得在以下电流之间的以下等式Imi — Im2 — Ii3+IriImi — Ii5+Ir2如上文所示，由反馈晶体管M9反馈的第二放大器AMP2用电压V2的值均衡在这两个输入处存在的电压V2和V6。因而穿过反馈晶体管M9并且因而穿过第一电阻路径CRSl的电阻器R2的电流为与绝对温度成反比的电流Ictat = V2/R2。通过由晶体管M9和MlO形成的第一电流复制装置，在偏置回路BPL的支路M10、MlI、Ml2中复制这ー电流。另外通过大小相同并且因而形成电流镜的晶体管M7、M8、M12，在第一放大器AMPl的第一级ETl的差动对的支路中复制这ー电流。也通过大小相同并且因而形成电流镜的晶体管M6、M8、M12，在第二放大器AMP2的第一级ETlO的差动对的支路中复制这ー电流。因此用电流Ictat偏置第一级ETl和第一级ETlO 二者。因而，流动于第一放大器AMPl的反馈级ETR中(也就是说，流过晶体管Ml和M2)的中间电流鉴于第一级的折叠设置而为流动于芯CR中的电流Iptat与电流Ictat之和。
、、 ,、,、一レ 一 kTLogM Vl这一中间电流 Iptat+Ictat 等于-—~ + 。通过由晶体管Ml、M2和M13(所有三个晶体管在这ー实施例中为相同大小)形成的第二电流复制装置，随后在输出模块MDS的第二电阻布局CRS2中复制这一中间电流。因而这ー复制电流这里等于流动于反馈级中的中间电流。由于存在电阻器R3，输出电压VBG等于。通过正确选择比值R2/R1，可以针对给定温度(例如
270C )将电压VBG的依赖于温度的系数归零，并且电压VBG的值然后针对这ー给定温度被视为独立于绝对温度(也就是说，它将在这ー给定温度周围的温度跨度内变化很小)。电阻器R3的值使得有可能调节电压VBG的值。虽然并非不可或缺，但是辅助晶体管Ml I和M14(它们的栅极连接到晶体管M3、M4和M5的栅极)分别与晶体管MlO和M14形成两个共源共栅设置。存在第一共源共栅晶体管Mll使得有可能获得在晶体管MlO的漏极电压V8与在存在于第二放大器AMP2的输入处的电压V6之间的良好相等，由此在M9-M10的电平确保很好的电流复制。输出电压VBG的PSRR參数依赖于在电阻路径CRS2的电平的电源抑制和流动于反馈级ETR中的中间电流Iptat+Ictat的电源抑制。通过添加共源共栅晶体管M14来提高在电阻路径CRS2中的电源抑制。 鉴于共源共栅晶体管M14，一般而言R3被选择成以便能够获得比电压V2在温度跨度上的最小值严格更少的电压VBG的值。如果去除共源共栅晶体管M14，则有可能选择R3以便能够获得电压VBG的更高值(上至Vdd-VDSSAT，其中VDSSAT表示晶体管M13的漏极-源极饱和电压)，但是这以PSRR參数的恶化为代价。在共同栅极设置中布置级ETl的PMOS晶体管这一事实也提高中间电流的电源抑制。实际上，在端子BEl和BE2处的阻抗然后明显減少，由此使得有可能増加PSRR參数。另外，反馈将这一阻抗除以等于I加上开环增益的因子，由此进ー步提高PSRR參数。最后由于在两个放大器的前两级之间存在共同部分而减少设备的消耗。图I的设备由于在晶体管M3和M4的漏极电压V3与V4之间的不相等而在端子BEl与BE2之间(在电压Vl和V2上)表现随温度可变的电压偏移。这在某些应用中可能是障碍。为了补救这一点而又增加用于电源电压Vdd以及PSRR比的可能值的跨度，有可能使用图2中所示的设备DIS的实施例。相对于先前实施例，图2中所示设备DIS的放大器AMPl的第一级ETl具有不同结构，但是仍然表现为共同栅极设置的折叠布置。更具体而言，第一级ETl包括连接于芯的两个端子BEl和BE2与參考端子B2(接地)之间的第一差动成对支路，这ー第一差动成对支路包括第一对PMOS晶体管M3和M4。第一级ETl另外包括以交叉方式连接于芯的两个端子BEl和BE2与參考电压(端子B2)之间的第二差动成对支路，这ー第二差动成对支路包括第二对PMOS晶体管M5和M40。以ニ极管方式装配第一对晶体管的晶体管M3和M4，它们的漏极连接到它们的栅扱。另外，晶体管M5的栅极链接到晶体管M3的栅极，而晶体管M40的栅极链接到晶体管M4的栅极。两对的相应晶体管M3、M5这ー配对恰如两对的相应晶体管M4、M40这ー配对ー样形成伪电流镜。每个配对形成伪电流镜，因为每个配对的两个晶体管的源极不同。如此是因为流动于每个配对的两个晶体管中的电流的相等源于设备在稳态中(也就是说，当电压Vl和V2均衡或者几乎均衡吋)均衡两个对应晶体管的源极这一事实。然后获得复制电流，并且每个晶体管配对然后在功能上表现为电流镜。每个配对因此可以被视为在结构上形成伪电流镜且在功能上形成为电流镜。第一差动成对支路包括分别与PMOS晶体管M3和M4串联连接的称为M7和M8的两个NMOS偏置晶体管。第二差动成对支路包括第一互补NMOS晶体管M90和第二互补晶体管M100，以ニ极管方式装配，它们的栅极相互连接，并且它们一起形成电流镜。称为M90的第一互补NMOS晶体管的漏极连接到PMOS晶体管M5的漏极，并且它的源极链接到接地(端子B2)。类似地，称为MlOO的互补NMOS晶体管的漏极连接到晶体管M40的漏极，并且它的源极链接到端子B2。另外相对于图I的实施例，设备DIS的放大器AMPl这里包括在共同源极型设置中布置的反相器级ET2 (第一级的输出信号驱动MOS晶体管的栅极)，这一反相器级连接于第ー级ETl的由第一 PMOS晶体管M5的漏极形成的输出BSl与反馈级ETR的输入之间，反相器级的输出BS2形成放大器AMPl的输出。反相器级ET2这里包括第一 NMOS晶体管MllO以及PMOS晶体管M130。NMOS晶体管Ml 10的源极链接到參考端子B2 (接地)，而PMOS晶体管M130的源极链接到电源端子BI。晶体管MllO和M130的漏极链接在一起并且形成反相器级ET2的输出BS2。这ー输出BS2链接到晶体管Ml、M2、M13的栅极。互补NMOS晶体管MlO的大小(比值W/L，其中W表示沟道的宽度而L表示沟道的长度)等于反相器级ET2的第一 NMOS晶体管Mll的大小，该Mll的栅极连接到级ETl的输出 BSl0这里同样，级ETl在这ー实施例中为差动输入单输出级，而反相器级ET2为单输入单输出级。第二放大器AMP2的第一级ETlO除了与放大器AMPl的第一级ETl共同的两个支路M4、M8和M40、MlOO之外还包括三个其它支路。更具体而言，连接于反馈晶体管M9的漏极与端子B2(接地)之间的第一支路包括PMOS晶体管M120，该M120的栅极连接到MOS晶体管M4和M40并且该M120与以ニ极管方式装配的NMOS晶体管M140串联连接。级ETlO的第二支路连接于芯CR的端子BE2与端子B2之间并且包括与NMOS晶体管M160串联连接的PMOS晶体管M150。NMOS晶体管M140和M160这里形成电流镜。级ETlO的第三支路连接于反馈晶体管M9的漏极与端子B2之间并且并入以ニ极管方式装配的PMOS晶体管M170，该M170的栅极连接到PMOS晶体管M150的栅极。这ーPMOS晶体管Ml70与NMOS偏置晶体管M6串联连接。晶体管Ml50和Ml70也形成伪电流镜。晶体管M150的漏极形成第一级ETlO的输出端子BS10。因而，这里因此可见，第二放大器的第一级ETlO也包括以交叉方式在一方面为芯的端子BE2和反馈晶体管M9的输出与另一方面为在端子B2存在的參考电压之间连接的差动成对支路。为了分别与芯的两个端子BEl和BE2连接的支路数目相等，第一处理装置这里包括连接于端子BEl与端子B2之间并且也连接到偏置回路BPL的虚支路BDM。未參与放大器AMPl的实际操作的这一虚支路包括以ニ极管方式装配的并且与NMOS偏置晶体管M2C串联连接的第一虚PMOS晶体管M2B，该M2C的栅极连接到偏置晶体管M7、M8和M6以及连接到偏置回路BPL的晶体管M12。因此三个支路连接到端子BEl并且三个支路连接到端子BE2。因此平衡电路。第二放大器AMP2也包括反相器级ET20，该ET20包括与PMOS晶体管M190串联连接的NMOS晶体管M180。PMOS晶体管M190的源极连接到端子BI，并且NMOS晶体管M180的源极连接到端子B2。晶体管M180和M190的共同漏极形成放大器AMP2的输出端子BS20。这ー输出端子连接到反馈晶体管M9的栅极以及晶体管M190的栅极。因而这里以ニ极管方式装配晶体管M190，由此对反相器级ET20赋予相对低增益。另外，级ETlO的NMOS晶体管140的大小(比值W/L)等于级ET20的NMOS晶体管150的大小。反馈晶体管M9的大小这里是级ET20的晶体管M190和偏置回路BPL的晶体管MlO的大小的五倍那样大。因而，注意到各种电流镜、伪电流镜和偏置回路，尽管电流Ictat在稳态中流动于电阻器R2中，但与5Ictat/3相等的电流在稳态中流动于晶体管M9中，而与Ictat/3相等的电流流动于级ET20中和偏置回路的支路M10、Mll中。鉴于存在晶体管M12、M6、M7、M8和M2C，偏置回路BPL使得有可能使与Ictat/3相等的偏置电流流动于支路M6、M70中、支路M8、M4中、支路M7、M3中和虚支路BDM中。另外，伪电流镜M150、M170和电流镜M140、M160使得有可能使电流Ictat/3流动于支路M120、M140中和支路M150、M160中。 类似地，伪电流镜M4、M40和M3、M5使得有可能使与Ictat/3相等的电流流动于支路M40、MlOO中和支路M5、M90中。因而，流动于反馈级ETR中的中间电流仍然等于Iptat+Ictat。级ET2的晶体管M130的大小也为晶体管M9的大小的五分之一，电流Ictat/3也流动于级ET2中。虽然以ニ极管方式布置级ET20的晶体管M190，但是用于电源电压的允许值的跨度比在图I的实施例中更高，因为电压V7(端子BS2)的动态摆幅大于图I的设备的电压V4(端子BSl)的动态摆幅(该动态摆幅跟随电源电压Vdd的增加从而最终造成图I的设备的晶体管M3的漏极-源极电压的夹断)。实际上，在图2的实施例中，当电源电压增加时，电压V7増加，但是电压V5保持固定，因为这ー电压驱动以接地为參考的NMOS晶体管(晶体管M110)的栅极。按照指示，尽管电源电压Vdd的可能变化的跨度对于图I的设备而言为300毫伏的量级，但是它对于图2的设备而言在约0. 9伏与晶体管的击穿电压值之间延伸。另外，由于电压V5 (晶体管M5的漏极)驱动NMOS晶体管(在这ー实例中为级ET2的晶体管Ml 10)的栅极，而电压V6 (晶体管M40的漏极)也驱动NMOS晶体管(在这ー实例中为电流镜M90、M100的晶体管M100)的栅极，并且由于晶体管MllO和MlOO的大小相同并且这两个晶体管基本上由相同电流(即电流Ictat/3)穿越，所以存在电压V5和V6的准相等并且因而存在电压Vl和V2的电平偏移的明显減少。这里应当注意，电流镜M90、MlOO也使得有可能恢复差动并且实际上允许用于第ー级ETl的单个输出。类似地，由于电压VlO (晶体管M150的漏极)驱动NMOS晶体管(在这ー实例中为级ET20的晶体管M180)的栅极，而电压V9 (晶体管M120的漏极)也驱动NMOS晶体管(在这ー实例中为电流镜M140、M160的晶体管M140)的栅极，并且由于晶体管M140和M180的大小相同并且这两个晶体管基本上由相同电流(即电流Ictat/3)穿越，所以存在电压V9和VlO的准相等并且因而存在电压V2和V8的电平偏移的明显減少。偏移另外鉴于在电压V7与V12之间的不相等而持续，但是它的影响除以级ET2和 级ET20的增益。另外，在具体例子中，在27°C，V7 = V12，因为在这一温度，Iptat ^ Ictat并且已经选择M1、M2和M13的大小以便满足这一等式。因此，偏移在-40°C到125°C的整个跨度内很低。也将注意到，第二放大器AMP2的第一级ETlO也为差动输入单输出级，电流镜M140、M160使得有可能恢复差动并且产生单输出电压V10。另外，这ー实施例使得有可能由于差动成对支路的交叉耦合而进ー步增加PSRR參数，这些支路允许增益增加一倍。另外，在图2的设备中存在第二反相器级ET2和ET20允许增加开环增益(即使鉴于反相器级ET20的低增益而削弱这ー增加)，由此往往提高PSRR參数。也就是说，由于在图2的实施例中存在第二反相器级ET2、ET20，可能产生输出信号的稳定性问题从而引起在这一信号中存在持续振荡。因此在某些应用中可能有必要例如通过添加电容器来补偿这些振荡。图3的实施例使得有可能继续赋予用于电源电压的值的更大跨度而又使得有可能更容易补偿这些振荡。參照图2的实施例，这时，放大器AMPl的第一级ETl不仅包括以ニ极管方式装配的晶体管MlOO而且包括晶体管M90。以ニ极管方式装配的晶体管M90与反相器级ET2的NMOS晶体管MllO (该MllO的栅极链接到晶体管M90的漏扱)一起形成电流镜。另外，在这ー实施例中，反相器级ET2包括第二支路，该支路包括NMOS晶体管M124和串联连接于电源端子BI与另外以接地(源极到端子B2的连接)为參考的晶体管M124之间的以ニ极管方式装配的PMOS晶体管M125。晶体管M125的栅极另外链接到级ET2的PMOS晶体管M130的栅极，这两个晶体管Ml25和Ml30因此形成电流镜。与晶体管M90和MllO类似，晶体管MlOO和M124形成NMOS电流镜，晶体管M124的栅极链接到晶体管MlOO的漏扱。这时，级ETl为差动输入差动输出级，第一级ETl的差动输出BS100-BS110由晶体管M90和MlOO的漏极形成。[0163]因此，这时，反相器级ET2为差动输入单输出级。关于第二放大器AMP2的级ET10，除了这里它同样包括与第一放大器的第一级ETl共同的部分这一事实之外，它还表现与图2的结构不同的结构。更具体而言，以ニ极管方式装配连接到晶体管M150的晶体管M160，并且晶体管M140和M160的相应漏极形成用于这ー第一级ETlO的差动输出BS200-BS210。另外，第二反相器级ET20恰如第二级ET2 —祥包括附加支路，该支路连接于端子BI与B2之间，并且包括以ニ极管方式连接的PMOS晶体管M195以及NMOS晶体管M194，该M194的栅极连接到晶体管M140的栅极并且因而连接到它的漏扱。晶体管M194和M140因而以与晶体管M160和M180相同的方式形成电流镜。晶体管M195的栅极链接到晶体管M190的栅极，并且这两个晶体管因而形成电流镜。这里将注意，在这ー实施例中，级ET20为具有差动输入和单个输出BS20的级。另外，这时，反相器级ET20的増益比图2的级ET20的增益大得多，因为这时未以ニ极管方式装配晶体管M190。鉴于偏置回路BPL以及各种电流镜和伪电流镜，电流Ictat/3流动于级ET1、ET10、ET2和ET20的每个支路中以及虚支路BDM中。另外，晶体管M9的大小为晶体管MlO的大小的五倍那样大，从而与5Ictat/3相等的电流在稳态中穿过它。相对于图2的结构，增益尚未增加，因为第一级ETlO的增益鉴于ニ极管M160而更低。另ー方面，向反相器级ET20传送增益，更容易完成针对不稳定的补偿，因为在输出处的电容值更高。另外，以与上文说明的方式相似的方式，由于在端子BS2的电压V7的动态摆幅明显而电压V5在电源电压变化时保持固定，所以用于电源电压的允许值的跨度明显。另外，如上文说明的那样，由于电压V5和V6( 二者驱动由同一电流(即电流Ictat/3)穿越的大小相同的MOS晶体管)的相等以及电压V9和VlO (二者也驱动由同一电流(即电流Ictat/3)穿越的大小相同的MOS晶体管)的相等，所以这里仍然有在两个放大器的前两级的各种输入电压之间的电压偏移的明显减少。按照指示，这样的结构的开环放大器在稳态中(在DC( “直流”)之下)増益值为60dB的量级，而PSRR參数为80dB的量级。电源电压可以在约0. 9伏与晶体管的击穿电压值之间变化。另ー方面，在某些应用中，这样的结构如果在晶体管Ml和M2的栅极电平的电容值不足够则可能由于存在两个增益级而需要补偿。可以通过例如将电容器(NM0S晶体管M300)放置于输出端子BS20与电源端子BI之间而在电源电压Vdd与电压V12之间实现这
一补偿。也将注意到，NMOS晶体管M400形成的电容器连接于设备的输出端子BS与參考端子B2之间。这ー电容器使得有可能产生基于VBG的低通滤波器，由此提高对噪声的抗扰性。另外，也将注意到，图2的共源共栅晶体管M14已经重复为两个晶体管M14A和M14B，这样使得这两个晶体管M14A和M14B的栅极连接到基本上相同数目的NMOS晶体管栅极(在这ー实例中为晶体管M2B以及M3和M5的栅极)，这样做是为了平衡电路的杂散电容。最后，输出模块MDS这里包括两个其它PMOS晶体管(即晶体管M200和晶体管M13B)。晶体管M200的栅极连接到晶体管M9和MlO的栅极。晶体管M200的大小为晶体管MlO的大小的三倍那样大，从而电流Ictat在稳态中穿越它。因此，该设备拥有由晶体管M200的漏极形成的并且递送与绝对温度成反比的參考电流的第一附加输出端子BSA。另外，输出模块MDS包括另ー PMOS晶体管Ml3B，该晶体管的栅极连接到PMOS晶体管M13的栅极，并且该晶体管的大小与晶体管M13的大小相同。因而,在稳态中，电流Iztat穿越晶体管 M13B,该Iztat为电流Iptat与电流Ictat之和。设备DIS因此包括能够递送独立于绝对温度的參考电流的第二附加输出BSB。
权利要求1.一种用于生成可调带隙参考电压的设备，其特征在于包括第一装置，用于生成与绝对温度成正比的电流，包括第一处理装置，所述第一处理装置连接到芯(CR)的端子并且设计成均衡在所述芯的所述端子两端的电压；第二装置，用于生成与绝对温度成反比的电流(Ictat)，连接到所述芯；以及输出模块(MDS)，设计成生成所述参考电压(VBG)，其特征在于，所述第一处理装置包括第一放大器(AMPl)和反馈级(ETR)，所述第一放大器拥有至少一个第一级(ETl)，所述第一级基于所述与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置而布置的第一 PMOS晶体管(M3，M4)，所述反馈级的输入连接到所述放大器的输出而所述反馈级的输出连接到所述第一级的输入以及所述芯的至少一个端子(BE1，BE2)，所述反馈级将由中间电流穿越，所述中间电流等于所述与绝对温度成正比的电流(Iptat)与所述与绝对温度成反比的电流(Ictat)之和，并且所述输出模块(MDS)连接到所述反馈级。
2.根据权利要求I所述的设备，其特征在于所述第一放大器(AMPl)为差动输入单输出放大器，并且所述反馈级(ETR)为单输入差动输出反馈级。
3.根据权利要求I或者2所述的设备，其特征在于所述第二生成装置包括连接到所述芯的端子(BE2)的跟随放大器设置(AMP2，M9)。
4.根据权利要求3所述的设备，其特征在于所述跟随放大器设置包括第二放大器(AMP2)和反馈晶体管(M9)，所述第二放大器拥有至少一个第一级(ETlO)，所述第一级也基于所述与绝对温度成反比的电流来偏置、包括根据共同栅极设置而布置的第二 PMOS晶体管(M4，M5)，所述第二放大器的所述第一级(ETlO)具有与所述第一放大器的所述第一级(ETl)共同的部分，所述反馈晶体管连接于所述第二放大器(AMP2)的输出与所述第二放大器的输入之间。
5.根据权利要求4所述的设备，其特征在于偏置回路(BPL)连接于所述第二生成装置与所述第一放大器(AMPl)和所述第二放大器(AMP2)的相应第一级(ET1，ET10)之间并且设计成基于所述与绝对温度成反比的电流(Ictat)偏置这些第一级(ET1，ET10)中的每级。
6.根据权利要求5所述的设备，其特征在于所述第一放大器的所述第一级(ETl)包括连接于所述芯的所述两个端子(BE1，BE2)与参考电压(B2)之间的至少一个差动成对支路，所述第二放大器(AMP2)的所述第一级(ETlO)包括至少一个差动成对支路，所述至少一个差动成对支路具有与所述第一放大器的所述第一级的所述至少一个差动成对支路共同的支路，并且所述第二生成装置还包括与所述反馈晶体管(M9)串联连接的第一电阻电路(CRSl)，所述第一放大器的所述第一级(ETl)在差动成对支路内包括与成对第一PMOS晶体管(M3，M4)串联连接的成对第一 NMOS偏置晶体管(M7，M8)，所述第二放大器的所述第一级(ETl)在差动成对支路内包括与成对第二 PMOS晶体管(M3，M4)串联连接的成对第二 NMOS偏置晶体管(M7，M8)，并且所述偏置回路(BPL)包括所述反馈晶体管(M9)、与所述反馈晶体管(M9) —起形成第一电流复制装置的第一附加晶体管(MlO)和所述成对第一 NMOS偏置晶体管(M7，M8)并且设计成使与所述与绝对温度成反比的电流或者与这一与绝对温度成反比的电流的一部分(Ictat/3)相等的偏置电流(Ictat)流动于每个支路中。
7.根据权利要求6所述的设备，其特征在于所述反馈级(ETR)包括由其栅极相互连接的成对第三PMOS晶体管(Ml，M2)，所述第三晶体管(Ml，M2)的相应源极连接到电源端子(BI)，所述第三PMOS晶体管(Ml，M2)的漏极分别链接到所述芯的所述两个端子(BE1，BE2)，并且所述输出模块(MDS)包括第二电阻电路(CRS2)，所述第二电阻电路包括第二附加PMOS晶体管(M13)，所述第二附加PMOS晶体管与所述反馈级的所述第三PMOS晶体管(Ml, M2) 一起形成第二复制装置(Ml，M2，M13)，所述第二复制装置被配置成在所述第二电阻电路(CRS2)中递送与所述中间电流或者所述中间电流的倍数或者约数相等的复制电流(Iptat+Ictat)o
8.根据权利要求7所述的设备，其特征在于还包括第一辅助晶体管(M11)，与所述第一附加晶体管(MlO) —起形成第一共源共栅设置；以及至少一个第二辅助晶体管(M14)，与所述第二电阻电路的所述第二附加PMOS晶体管(M13) —起形成第二共源共栅设置。
9.根据权利要求I所述的设备，其特征在于所述第一放大器(AMPl)包括在共同源极型设置中布置的并且连接于所述第一级(ETl)的输出(BSl)与所述反馈级(ETR)的输入之间的反相器级(ET2)，所述反相器级(ET2)的输出(BS2)形成所述放大器的输出，并且所述第二放大器(AMP2)包括在共同源极型设置中布置的、连接与所述第一级的输出与所述反馈晶体管(M9)的栅极之间的反相器级(ET20)。
10.根据权利要求9所述的设备，其特征在于所述第一放大器的所述第一级(ETl)包括以交叉方式连接于所述芯的所述两个端子(BE1，BE2)与所述参考电压之间的差动成对支路以及第一伪电流镜(M3，M5 ；M4, M40)，所述第二放大器的所述第一级(ETlO)包括以交叉方式在一方面为所述芯的端子和所述反馈晶体管的输出与另一方面为所述参考电压之间连接的差动成对支路以及第二伪电流镜(M4，M40 ；M150, M170)，并且所述第一处理装置包括连接到所述偏置回路的虚支路(BDM)，从而分别与所述芯的所述两个端子(BE1，BE2)连接的支路的数目相等。
11.根据组合的权利要求10所述的设备，其特征在于所述第一放大器的所述反相器级(ET2)和所述第二放大器的所述反相器级(ET20)分别包括两个不同的电流复制装置(M125-M130 ;M190-M195)，每个电流复制装置由两个电流镜连接到对应第一级的两个支路。
12.—种集成电路，其特征在于包括根据权利要求I所述的设备。
专利摘要本实用新型涉及用于生成可调带隙参考电压的设备和集成电路。该设备包括第一装置，用于生成与绝对温度成正比的电流；第二装置，用于生成与绝对温度成反比的电流；以及输出模块，设计成生成参考电压，其特征在于，第一处理装置包括第一放大器和反馈级，第一放大器拥有至少一个第一级，第一级基于与绝对温度成反比的电流来偏置、根据折叠设置来布置并且包括根据共同栅极设置而布置的第一PMOS晶体管，反馈级的输入连接到放大器的输出而反馈级的输出连接到第一级的输入以及芯的至少一个端子，反馈级将由中间电流穿越，中间电流等于与绝对温度成正比的电流与所述与绝对温度成反比的电流之和，并且输出模块连接到反馈级。由此生成可调带隙参考电压。
文档编号G05F1/56GK202563367SQ201220229360
公开日2012年11月28日 申请日期2012年5月16日 优先权日2011年5月17日
发明者J·弗特, T·索德 申请人:意法半导体(鲁塞)公司