专利名称：一种低电压跟随的电压基准电路的制作方法
技术领域：
本发明涉及模拟电源技术领域，尤其涉及一种基准电压电路结构，具体为一种低电压跟随的电压基准电路。
背景技术：
通常，基准电压随电源电压变化的系数较小，但在某些特定应用场合却不一定合适，如作为存储器读灵敏放大器的位线限制电压Vlim，如图1所示，当需要同时对两位存储单元进行读取操作并对读取电流进行比较时，在电源VDD的电源电压比较低的情况下，由于采用PMOS镜像电路结构，造成其中二极管接法的一路的位线BLA的电压被PMOS管的阈值电压压低至(VDD-Vtp)，而另一路BLB则仍然可以获得较高电压，两位存储单元的读取条件不一样。
发明内容
为了解决上述问题，本发明提供了一种低电压跟随的电压基准电路，其能够提供一个在较低电源电压下输出电压跟随电源电压，而在较高电源电压下输出电压跟随参考电压的基准电压。其技术方案是这样的:一种低电压跟随的电压基准电路，其特征在于，其包括第一PMOS管，第二 PMOS管，所述第一 PMOS管的栅端分别与所述第一 PMOS管的漏端、第二 PMOS管的栅端连接，所述 第一 PMOS管的源端连接电源VDD、漏端连接第三NMOS管的漏端，所述第三NMOS管的栅端连接参考电压Vref，所述第二 PMOS管的源端连接所述电源VDD、漏端连接第四NMOS管的漏端，所述第四NMOS管的栅端、漏端相连后连接电压输出端，所述第三、第四NMOS管的源端相连后连接偏置电流源一端，所述偏置电流源另一端连接地GND。采用本发明的结构后，第一 PMOS管的漏端连接第三NMOS管的漏端，第三NMOS管的栅端连接参考电压Vref，第二 PMOS管的漏端连接第四NMOS管的漏端，第四NMOS管的栅端、漏端相连后连接电压输出端，第三、第四NMOS管的源端相连后连接偏置电流源一端，获得的电压输出端的Vlim电压能够在较低电源电压下跟随电源电压，而电源电压较高的情况下跟随参考电压Vref，从而应用于图1电路中能够使得BLA和BLB的电压值保持相同，克服了现有技术中两路电压不相同的缺陷。其进一步应用电路的特征在于，所述电压输出端与所述偏置电流源之间的电路上设置有与所述第四NMOS管串联连接的额外的NMOS管，所述额外的NMOS管的栅端与漏端相连；所述第一、第二 PMOS管相同，所述第三、第四NMOS管相同，上述电路在于调整输出电压端Vlim电压值。
图1为本发明应用场合；
图2为本发明电路图；图3为本发明加入额外的NMOS管后的电路 图4为NMOS管和PMOS管示意图。
具体实施例方式见图2所示，一种低电压跟随的电压基准电路，其包括第一 PMOS管M1，第二 PMOS管M2，第一 PMOS管Ml的栅端分别与第一 PMOS管Ml的漏端、第二 PMOS管M2的栅端连接，第一 PMOS管Ml的源端连接电源VDD、漏端连接第三NMOS管M3的漏端，第三NMOS管M3的栅端连接参考电压Vref，第二 PMOS管M2的源端连接电源VDD、漏端连接第四NMOS管M4的漏端，第四NMOS管M4的栅端、漏端相连后连接电压输出端，第三、第四NMOS管M3、M4的源端相连后连接偏置电流源Ibias—端，偏置电流源Ibias另一端连接地GND，见图4所示，其为图1、图2、图3中NMOS管和PMOS管的源端、栅端、漏端示意图。其工作原理如下所述:假设第一、第二 NMOS管Ml、M2的阈值电压为Vtp，第三、第四NMOS管M3、M4的阈值电压为Vtn，电源VDD的电源电压为Vd，当电源电压Vd
<(Vref-Vtn+Vtp)时，第三 NMOS 管 M3 充分导通，Vsource= (Vd-Vtp)，第二 PMOS 管 M2、第四NMOS管M4两端电压为(Vsourc-Vd) =Vtp,第二 PMOS管M2两端的电压为(Vtp-Vtn )，因此第二 PMOS管M2处于亚阈值工作状态，Vlim=Vd;当Vd ^ (Vref-Vtn+Vtp)时，Vsource=(Vref-Vtn), Vlim=CVref-Vtn+Vtn)=Vref,即实现了在较低电源电压Vd下输出电压端Vlim电压跟随电源电压Vd，而在较高电源电压Vd下输出电压端Vlim电压跟随参考电压Vref。如图3所示，实际应用中，电压输出端与偏置电流源Ibias之间的电路上可以设置有与第四NMOS管M4串联连接的额外的NMOS管，即第五NMOS管M5，第五NMOS管M5的栅端与漏端相连，其用以调整Vlim电压值，设第五NMOS管M5的阈值电压为Vtnl，当电源电压Vd
<(Vref-Vtn+Vtp)时，第三 NMOS 管 M3 充分导通，Vsource=(Vd-Vtp),第二 PMOS 管 M2、第五NMOS 管 M5 两端电压为(V·sourc-Vd) =Vtp,第二 PMOS 管 M2 两端的电压为(Vtp-Vtn-Vtnl )，第二 PMOS管M2仍处于亚阈值工作状态，Vlim=Vd;当Vd ^ (Vref-Vtn+Vtp)时，Vsource=(Vref-Vtn), Vlim= (Vref-Vtn+Vtn+Vtnl)= (Vref+Vtnl)。
权利要求
1.一种低电压跟随的电压基准电路，其特征在于，其包括第一PMOS管，第二PMOS管，所述第一 PMOS管的栅端分别与所述第一 PMOS管的漏端、第二 PMOS管的栅端连接，所述第一PMOS管的源端连接电源VDD、漏端连接第三NMOS管的漏端，所述第三NMOS管的栅端连接参考电压Vref，所述第二 PMOS管的源端连接所述电源VDD、漏端连接第四NMOS管的漏端，所述第四NMOS管的栅端、漏端相连后连接电压输出端，所述第三、第四NMOS管的源端相连后连接偏置电流源一端，所述偏置电流源另一端连接地GND。
2.根据权利要求1所述的一种低电压跟随的电压基准电路，其特征在于，所述电压输出端与所述偏置电流源之间的电路上设置有与所述第四NMOS管串联连接的额外的NMOS管，所述额外的NMOS管的栅端与漏端相连。
3.根据权利要求1或2所述的一种低电压跟随的电压基准电路，其特征在于，所述第一、第二 PMOS管相同，所述第三、第`四NMOS管相同。
全文摘要
本发明涉及模拟电源技术领域，尤其涉及一种基准电压电路结构，具体为一种低电压跟随的电压基准电路，其能够提供一个在较低电源电压下输出电压跟随电源电压，而在较高电源电压下输出电压跟随参考电压的基准电压，其包括第一PMOS管，第二PMOS管，第一PMOS管的栅端分别与第一PMOS管的漏端、第二PMOS管的栅端连接，其特征在于，第一PMOS管的源端连接电源VDD、漏端连接第三NMOS管的漏端，第三NMOS管的栅端连接参考电压Vref，第二PMOS管的源端连接电源VDD、漏端连接第四NMOS管的漏端，第四NMOS管的栅端、漏端相连后连接电压输出端，第三、第四NMOS管的源端相连后连接偏置电流源一端，偏置电流源另一端连接地GND。
文档编号G05F1/56GK103235625SQ20131012907
公开日2013年8月7日 申请日期2013年4月15日 优先权日2013年4月15日
发明者李兆桂 申请人:无锡普雅半导体有限公司