电压调节器的制作方法

本发明涉及一种电压调节器(voltageregulator)。

背景技术：

从之前以来，已知有一种具备使误差放大器的偏置电流对应于输出晶体管的输出电流而变化的适应偏置功能的电压调节器。

图6显示现有的具备适应偏置功能的电压调节器的电路图。

现有的电压调节器60的误差放大器600包括：作为差动对(differentialpair)的晶体管612、作为差动对的晶体管613，晶体管614、晶体管615，作为偏置电流源的晶体管611，感测输出电流的晶体管620，以及构成电流调整电路的晶体管621、构成电流调整电路的晶体管622。

现有的电压调节器60通过误差放大器600利用电压vdrv控制输出晶体管5的栅极，而输出固定的输出电压vout，所述电压vdrv是将基准电压vref与利用电阻6、电阻7对输出端子3的输出电压vout进行分压所得的反馈电压vfb的差放大而得的电压。误差放大器600包括经由输出对应于输出电流iout的电流的晶体管620、及电流调整电路，使偏置电流对应于输出电流iout而变化的机构。通过所述机构，在输出电流iout小的情况下，抑制流向误差放大器600的电流来变成低消耗电流，并使与输出电流iout成比例的电流流向误差放大器600，由此提高误差放大器600的压摆率(slewrate)，实现高的负载瞬态响应性(例如，参照专利文献1)。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开平3-158912号公报

但是，在专利文献1的图1所示的电压调节器，存在电压调节器的动作因电流调整电路而变得不稳定的情况。

输出晶体管5的栅极的电压vdrv的变化作为经由输出晶体管5、电阻6、电阻7的反馈电压vfb而被输入误差放大器600的晶体管613，再次由误差放大器600的输出电压控制(称为第一反馈回路(feedbackloop))。另一方面，电压vdrv的变化通过包含晶体管620、晶体管621、晶体管622的电流调整电路而使误差放大器600的偏置电流变化，并通过从输入端子2经由晶体管614而流入的拉电流(sourcecurrent)与经由晶体管612而朝基准端子4流出的灌电流(sinkcurrent)，而被反馈至输出晶体管5的栅极(称为第二反馈回路)。

此处，考虑已利用误差放大器600的输出端子切断反馈回路时的第二反馈回路的频率特性。相对于电压vdrv的变化，流入误差放大器600的输出端子的拉电流的变化由于晶体管614的栅极的极频率因密勒效应(millereffect)而变成低频率，因此产生延迟。另一方面，从误差放大器600的输出端子流出的灌电流的变化不受极的影响，因此不产生延迟。因此，若为晶体管614的栅极的极频率以上，则相对于电压vdrv的变化，被反馈至误差放大器600的输出端子的信号是灌电流的贡献占支配地位。

因此，若灌电流增加，则电压vdrv下降，晶体管620的电流增加，因此晶体管612的电流经由电流镜电路而增加，进而灌电流增加。即，若为晶体管614的栅极的极频率以上，则第二反馈回路变成正反馈。

例如，若第一反馈回路的增益因输出端子3产生的低频率区域的极的贡献等而下降，则无法忽视第二反馈回路的正反馈信号的贡献。在此种情况下，电压调节器存在稳定性急剧地恶化，产生相位裕度的恶化、及振荡等不良情况的可能性。这是包括适应偏置机构的电压调节器特有的现象。

技术实现要素：

[发明所要解决的问题]

本发明是鉴于所述课题而成者，其目的在于提供一种可实现低消耗电流与高负载瞬态响应特性，并避免由电流调整电路所引起的不稳定性的电压调节器。

[解决问题的技术手段]

根据本发明的一实施方式，电压调节器包括误差放大器，误差放大器以基于输出电压的反馈电压与基准电压一致的方式控制输出晶体管。所述误差放大器包括：差动对，包含一对晶体管；电流调整电路，将与所述输出晶体管输出的输出电流成比例的偏置电流输出至所述差动对；源型输出(source-output)电路及漏型输出(sink-output)电路，将电流输出至所述误差放大器的输出端子，所述电流是基于流向所述差动对的电流而产生；以及相位补偿电路，基于所述电流调整电路的电流来控制所述漏型输出电路的电流。

在本发明的一实施方式的电压调节器，其中，所述相位补偿电路包括：电阻，一端子与所述第一端子连接；电容器，一端子与所述电阻的另一端子连接，另一端子与所述第二端子连接；以及晶体管，漏极与所述电阻的一端子连接，栅极与所述电阻的另一端子连接，源极与基准端子连接。

在本发明的一实施方式的电压调节器，其中，所述相位补偿电路包括：第一晶体管，源极与输入端子连接，栅极与漏极连接；电容器，一端子与所述第一端子连接，另一端子与所述第一晶体管的栅极及漏极连接；以及第二晶体管，漏极与所述电容器的另一端子连接，栅极与所述第二端子连接，源极与基准端子连接。

[发明的效果]

根据本发明的电压调节器，通过连接在电流调整电路与漏型输出电路之间的相位补偿电路，电流调整电路的反馈回路产生的正反馈信号的贡献下降、或被抵消，因此可获得实现低消耗电流与高负载瞬态响应特性且稳定的适应偏置电压调节器。

附图说明

图1是显示本发明的实施方式的电压调节器的电路图。

图2是显示本实施方式的电压调节器的另一例的电路图。

图3是显示本实施方式的电压调节器的另一例的电路图。

图4是显示本实施方式的电压调节器的另一例的电路图。

图5是显示相位补偿电路的另一例的电路图。

图6是显示现有的电压调节器的电路图。

符号的说明

1：基准电压电路

2：输入端子

3：输出端子

4：基准端子

5：输出晶体管

6、7、131、310：电阻

10、60：电压调节器

100、200、300、400、600：误差放大器

101、102、103、109、122、123、133、404、405、406、407、422、533：nmos晶体管

108：nmos晶体管(晶体管)

104、105、106、107、121、304、305、401、402、403、408、409、421、423、531：pmos晶体管

120、420：电流调整电路

130、530：相位补偿电路

132、311、532：电容器

611、612、613、614、615、620、621、622：晶体管

i1：第一偏置电流

i2：第二偏置电流

is：感测电流

iout：输出电流

n1：输出端子

n2：接点

n3：第一端子

n4：第二端子

vfb：反馈电压

vout：输出电压

vref：基准电压

vdrv：电压

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

图1是显示本发明的实施方式的电压调节器10的电路图。

电压调节器10包括：基准电压电路1，输入端子2，输出端子3，基准端子4，输出晶体管5，形成反馈电路的电阻6、电阻7，以及误差放大器100。

误差放大器100包括：n沟道金属氧化物半导体(n-channelmetaloxidesemiconductor，nmos)晶体管101、nmos晶体管102、nmos晶体管103、nmos晶体管108、nmos晶体管109，p沟道金属氧化物半导体(p-channelmetaloxidesemiconductor，pmos)晶体管104、pmos晶体管105、pmos晶体管106、pmos晶体管107，电流调整电路120，以及相位补偿电路130。电流调整电路120包括：pmos晶体管121，以及nmos晶体管122、nmos晶体管123。相位补偿电路130包括：电阻131、电容器132、以及nmos晶体管133。此处，pmos晶体管107是误差放大器100的源型输出电路，nmos晶体管109是误差放大器100的漏型输出电路。

基准电压电路1连接在施加有输入电压vin的输入端子2与施加有基准电压vss的基准端子4之间，将基准电压vref输出至nmos晶体管102的栅极，并以nmos晶体管101流出固定的第一偏置电流i1的方式进行控制。输出晶体管5的源极与输入端子2连接，栅极与误差放大器100的输出端子n1连接，漏极与输出端子3及电阻6的一端子连接，并将输出电压vout输出至输出端子3。电阻7的一端子与电阻6的另一端子连接，另一端子与基准端子4连接。电阻6与电阻7的连接点，即接点n2与nmos晶体管103的栅极连接，并供给反馈电压vfb。

nmos晶体管101的漏极与nmos晶体管102、nmos晶体管103的源极连接，源极与基准端子4连接。nmos晶体管102的漏极与pmos晶体管104的栅极及漏极连接。nmos晶体管103的漏极与pmos晶体管105的栅极及漏极连接。pmos晶体管104的源极与输入端子2连接，栅极与pmos晶体管106的栅极连接。pmos晶体管105的源极与输入端子2连接，栅极与pmos晶体管107的栅极连接。

pmos晶体管106的源极与输入端子2连接，漏极与nmos晶体管108的栅极及漏极、以及相位补偿电路130的第一端子n3连接。nmos晶体管108的源极与基准端子4连接。pmos晶体管107的源极与输入端子2连接，漏极与nmos晶体管109的漏极连接。nmos晶体管109的栅极与晶体管108的栅极及漏极连接，源极与基准端子4连接。pmos晶体管107的漏极与nmos晶体管109的漏极的连接点是误差放大器100的输出端子n1。

nmos晶体管133的漏极与电阻131的一端子及第一端子n3连接，栅极与电阻131的另一端子及电容器132的一端子连接，源极与基准端子4连接。电容器132的另一端子与相位补偿电路130的第二端子n4连接。

pmos晶体管121的源极与输入端子2连接，栅极与输出端子n1连接。nmos晶体管122的漏极及栅极与pmos晶体管121的漏极及相位补偿电路130的第二端子n4连接，源极与基准端子4连接。nmos晶体管123的漏极与nmos晶体管102、nmos晶体管103的源极连接，栅极与nmos晶体管122的漏极及栅极连接，源极与基准端子4连接。

以下对所述结构的电压调节器10的动作进行说明。

首先，对电压调节器10的基本的输出动作进行说明。

在稳定状态下，误差放大器100以反馈电压vfb与基准电压vref一致的方式对输出晶体管5的栅极进行负反馈控制。输出晶体管5输出朝与输出端子3连接的未图示的负载供给电流的输出电流iout。输出端子3的输出电压vout以不论输出电流iout的大小，均通过误差放大器100的负反馈控制而变成固定的电压的方式得到控制。

在误差放大器100的内部，形成差动对的nmos晶体管102、nmos晶体管103因nmos晶体管101流出的第一偏置电流i1而被偏置。形成差动对的一者的nmos晶体管102的输出电流通过包含pmos晶体管104、pmos晶体管106的电流镜电路而流向相位补偿电路130与nmos晶体管108，再进一步经由nmos晶体管109而转换成灌电流后输出至输出端子n1。形成差动对的另一者的nmos晶体管103的输出电流通过包含pmos晶体管105、pmos晶体管107的电流镜电路而转换成拉电流后输出至输出端子n1。pmos晶体管121的栅极被施加输出端子n1产生的电压，并输出与输出电流iout成比例的感测电流(sensecurrent)is。因此，包含nmos晶体管122、nmos晶体管123的电流镜电路以使与感测电流is成比例的第二偏置电流i2流向包含nmos晶体管102、nmos晶体管103的差动对的方式进行动作。

通过所述结构，当输出电流iout小时，感测电流is及与感测电流is成比例的第二偏置电流i2也变小，因此流向误差放大器100的电流变小，电压调节器10变成低消耗电流。另一方面，当输出电流iout大时，感测电流is与第二偏置电流i2也变大，即从输入端子2流向输出端子n1的拉电流与从输出端子n1流向基准端子4的灌电流均变大，因此误差放大器100的压摆率高，带宽变宽，且可高速地驱动输出晶体管5的栅极，因此电压调节器10的负载瞬态响应特性变佳。如此，在电压调节器10，通过包括适应偏置机构而可使低消耗电流与高负载瞬态响应特性并存。

继而，对误差放大器100的相位补偿进行说明。

相位补偿电路130抵消由通过电流调整电路120而流动的第二偏置电流i2的变化所引起的漏型输出电流的变化。即，相位补偿电路130将使第二偏置电流i2的变化的相位反转的信号输出至第一端子n3。

此处，在已利用输出端子n1切断反馈回路的情况下，将经由输出晶体管5而朝输出端子n1的反馈信号的路径设为第一反馈回路。另外，将经由电流调整电路120的pmos晶体管121而朝输出端子n1的反馈信号的路径设为第二反馈回路。另外，第一反馈回路与第二反馈回路的各传播信号在误差放大器100内混合后传导至输出端子n1。

在第二反馈回路的开放时，相对于输出端子n1的电压上升的相位的输入，pmos晶体管121输出的感测电流is减少，nmos晶体管122、nmos晶体管123的栅极电压下降，第二偏置电流i2变小。此时，经由nmos晶体管103、pmos晶体管105，也作为源型输出电路的pmos晶体管107所输出的拉电流变小，输出端子n1的电压下降。如此，误差放大器100的经由源型输出电路的第二反馈回路变成负反馈。

另一方面，相对于输出端子n1的电压上升的相位的输入，pmos晶体管106的漏极电流经由nmos晶体管122、nmos晶体管123、nmos晶体管102，pmos晶体管104而变小，因此流向nmos晶体管108的电流，即流向nmos晶体管109的电流也变小，输出端子n1的电压上升。此处，在相位补偿电路130的截止频率以上的频率，nmos晶体管122的栅极电压与nmos晶体管133的栅极电压经由电容器132而以同相位进行变化，因此nmos晶体管133的栅极电压也下降，nmos晶体管133的漏极电流变小。因此，pmos晶体管107的漏极电流的减少与nmos晶体管133的漏极电流的减少抵消，nmos晶体管109的栅极电压的下降得到抑制、或者nmos晶体管109的栅极电压上升。其结果，也作为漏型输出电路的nmos晶体管109输出的灌电流的减少小于拉电流的减少、或者灌电流增加，因此输出端子n1的电压变成下降的方向，误差放大器100的经由漏型输出电路的第二反馈回路也变成负反馈。

此处，对输出端子n1的电压上升的相位的输入进行了说明，但对于输出端子n1的电压下降的相位的输入，也可以阐述相同的内容。

如以上所说明那样，根据包括相位补偿电路130的本实施方式的电压调节器10，利用电流调整电路的第二反馈回路的正反馈信号的贡献下降、或被抵消。因此，即便在输出端子3上连接电容值大的稳定化电容且第一反馈回路的增益下降，电压调节器10也可以确保动作的稳定性。

在所述结构，理想的是将相位补偿电路130变成有效的截止频率fcc1设为比第一反馈回路的源型输出电路产生的极频率fp1低的频率。通过小信号分析(smallsignalanalysis)而近似地以下式(1)来给予截止频率fcc1。

此处，r1为电阻131的电阻值，c1为电容器132的电容值，gm133为nmos晶体管133的跨导(transconductance)，gm108为nmos晶体管108的跨导。

另外，在一般的设计，源型输出电路的主要极因pmos晶体管107的栅极·漏极间的密勒效应而变成pmos晶体管107的栅极的极。因此，截止频率fcc1只要设定成比pmos晶体管107的栅极的极频率低的频率即可。

图2是显示本实施方式的电压调节器10的另一例的电路图。另外，对与图1所示的电压调节器10相同的构成元件标注相同的符号，且适宜省略重复的说明。

相对于图1的误差放大器100，图2的误差放大器200去除了nmos晶体管108，与nmos晶体管133共用。因此，nmos晶体管109的栅极与pmos晶体管106的漏极连接。在误差放大器200，pmos晶体管106输出的电流仅流向相位补偿电路130。在除此以外的方面，电压调节器10的基本的输出动作、及误差放大器200的相位补偿与图1的电压调节器10相同。

另外，通过小信号分析而近似地以下式(2)来给予相位补偿电路130变成有效的截止频率fcc2。

与图1的电压调节器10同样地，只要将fcc2设定成比pmos晶体管107的栅极的极频率低的频率即可。

如此，根据图2的电压调节器10，除图1所说明的效果以外，可去除nmos晶体管108。

图3是显示本实施方式的电压调节器10的另一例的电路图。另外，对与图1的电压调节器10相同的构成元件标注相同的符号，且适宜省略重复的说明。

相对于图1的误差放大器100，图3的电压调节器10的误差放大器300将形成差动对的nmos晶体管102、nmos晶体管103的有源负载电路替换成形成电流镜电路的pmos晶体管304、pmos晶体管305。另外，在形成误差放大器300的源型输出电路的pmos晶体管107的栅极与漏极之间包括电阻310与电容器311。

包括如图3那样构成的误差放大器300的电压调节器10的基本的输出动作、及相位补偿与图1的电压调节器10相同。

因此，包括如图3所示的误差放大器300的电压调节器10通过包括相位补偿电路130，而可获得与图1的电压调节器10相同的效果。

图4是显示本实施方式的电压调节器10的另一例的电路图。另外，对与图1所示的电压调节器10相同的构成元件标注相同的符号，且适宜省略重复的说明。

图4的电压调节器10包括误差放大器400。误差放大器400包括：pmos晶体管401、pmos晶体管402、pmos晶体管403、pmos晶体管408、pmos晶体管409，nmos晶体管404、nmos晶体管405、nmos晶体管406、nmos晶体管407，电流调整电路420，以及相位补偿电路130。电流调整电路420包括：pmos晶体管421、pmos晶体管423，以及nmos晶体管422。

pmos晶体管401是流出固定的第一偏置电流i1的电流源。pmos晶体管402与pmos晶体管403是误差放大器400的输入差动对。pmos晶体管409是误差放大器400的源型输出电路，nmos晶体管407是误差放大器400的漏型输出电路。即，相对于具有nmos晶体管的差动输入级的误差放大器100，误差放大器400是具有pmos晶体管的差动输入级的误差放大器。

相位补偿电路130的第一端子n3与pmos晶体管403的漏极连接，第二端子n4与nmos晶体管422的栅极及漏极连接。

图4的电压调节器10的基本的动作与图1的电压调节器10相同，因此省略说明。

对误差放大器400的相位补偿进行说明。

此处，在已利用误差放大器400的输出端子n1切断反馈回路的情况下，将经由输出晶体管5而朝输出端子n1的反馈信号的路径设为第一反馈回路。另外，将经由误差放大器400内的电流调整电路420的pmos晶体管423、及pmos晶体管421而朝输出端子n1的反馈信号的路径设为第二反馈回路。

在第二反馈回路的开放时，相对于输出端子n1的电压上升的相位的输入，pmos晶体管423输出的第二偏置电流i2变小。此时，pmos晶体管409经由pmos晶体管402、nmos晶体管404、nmos晶体管406、pmos晶体管408而输出的拉电流变小，输出端子n1的电压下降。如此，误差放大器400的经由源型输出电路的第二反馈回路变成负反馈。

另一方面，相对于输出端子n1的电压上升的相位的输入，pmos晶体管403的漏极电流变小。另外，pmos晶体管421输出的感测电流is也减少，nmos晶体管422的栅极电压下降。此时，在相位补偿电路130的截止频率以上的频率，nmos晶体管422的栅极电压与nmos晶体管133的栅极电压经由电容器132而以同相位进行变化，因此nmos晶体管133的栅极电压也下降，nmos晶体管133的漏极电流变小。因此，pmos晶体管403的漏极电流的减少与nmos晶体管133的漏极电流的减少抵消，nmos晶体管407的栅极电压的下降得到抑制、或者nmos晶体管407的栅极电压上升。其结果，nmos晶体管407输出的灌电流的减少小于拉电流的减少、或者灌电流增加，因此输出端子n1的电压变成下降的方向。如此，误差放大器400的经由漏型输出电路的第二反馈回路也变成负反馈。

此处，对输出端子n1的电压上升的相位的输入进行了说明，但对于输出端子n1的电压下降的相位的输入，也可以阐述相同的内容。

在所述结构中，通过小信号分析而近似地以下式(3)来给予相位补偿电路130变成有效的截止频率fcc3。

此处，r1为电阻131的电阻值，c1为电容器132的电容值，gm133为nmos晶体管133的跨导，gm405为nmos晶体管405的跨导。

另外，在一般的设计，源型输出电路的主要极因pmos晶体管409的栅极·漏极间的密勒效应而变成pmos晶体管409的栅极的极。因此，理想的是将fcc3设定成比pmos晶体管409的栅极的极频率低的频率。

如以上所说明那样，包括如图4所示的误差放大器400的电压调节器10通过包括相位补偿电路130，而可获得与第一实施方式的电压调节器10相同的效果。

图5是显示本实施方式的电压调节器10的另一例的电路图。另外，对与图1所示的电压调节器10相同的构成元件标注相同的符号，且适宜省略重复的说明。

相位补偿电路530包括：pmos晶体管531、电容器532、以及nmos晶体管533。

pmos晶体管531的源极与输入端子2连接，栅极及漏极与电容器532的一端子连接。电容器532的另一端子与相位补偿电路530的第一端子n3连接。nmos晶体管533的漏极与电容器532的一端子连接，栅极与相位补偿电路530的第二端子n4连接，源极与基准端子4连接。

以下对相位补偿电路530的具体的动作进行说明。

若误差放大电器100的输出端子n1的电压下降，且感测电流is增加，则电流调整电路120使第二偏置电流i2增加，因此pmos晶体管106的电流经由nmos晶体管102与pmos晶体管104而增加。

另一方面，若感测电流is增加，则nmos晶体管122及nmos晶体管533的栅极电压变高，nmos晶体管533的漏极电流增加。因此，因为nmos晶体管533的漏极电压下降，在电容器532的电流从第一端子n3流向nmos晶体管533的漏极。

因此，电容器532的电流抵消pmos晶体管106的电流的增加，因此nmos晶体管109的栅极电压的上升得到抑制、或者nmos晶体管109的栅极电压下降。其结果，nmos晶体管109输出的灌电流的增加比拉电流的增加小、或者灌电流减少。即，误差放大器的第二反馈回路变成负反馈。

如以上所说明那样，相位补偿电路530可获得与相位补偿电路130相同的效果。

以上，对本发明的实施方式进行了说明，但本发明并不限定于所述实施方式，当然可在不脱离本发明的主旨的范围内进行各种变更或组合。

例如，为了调整增益，相位补偿电路130也能够以将电容器132与电阻串联连接的方式构成。进而，相位补偿电路130只要具有实施方式所说明的功能，则并不限定于所述结构。另外，例如也可以设为如下的结构：不将误差放大器的流出第一偏置电流的晶体管与流出第二偏置电流的晶体管并联连接，而设置流出使第一偏置电流与第二偏置电流相加所得的电流的电流镜电路，并朝误差放大器的差动对流出相加所得的偏置电流。