1.一种带隙基准电压源，其特征在于：包括前置一阶带隙基准电路、第一放大电路、核心一阶带隙基准电路和第二放大电路；
所述前置一阶带隙基准电路包括偏置电压产生模块、前置启动模块和前置一阶带隙模块，偏置电压产生模块用于为前置一阶带隙模块输出偏置信号，前置启动模块用于为前置一阶带隙模块输出启动信号，前置一阶带隙模块用于输出内部偏置电压；
所述第一放大电路包括第一运放模块和第一采样反馈模块，前置一阶带隙模块输出的内部偏置电压与第一运放模块的一输入端连接，第一运放模块的输出经第一采样反馈模块反馈至第一运放模块的另一输入端，第一运放模块输出内部电源电压；
所述核心一阶带隙基准电路包括依次连接的核心启动模块、核心一阶带隙模块和曲率补偿模块，第一运放模块输出的内部电源电压分别为核心启动模块、核心一阶带隙模块和曲率补偿模块供电，核心启动模块为核心一阶带隙模块输出启动信号，前置一阶带隙模块为核心一阶带隙模块输出内部偏置电压，核心一阶带隙模块为曲率补偿模块输出基准电压信号，曲率补偿模块用于输出经曲率补偿后的基准电压；
所述第二放大电路包括第二运放模块和第二采样反馈模块，曲率补偿模块的输出连接第二放大模块的一输入端，第二运放模块的输出经第二采样反馈模块反馈至第二运放模块的另一输入端，第二运放模块输出带隙基准电压。
2.根据权利要求1所述的带隙基准电压源，其特征在于：所述前置一阶带隙模块，由3个三极管、7个PMOS管、6个NMOS管、4个电容和3个电阻组成；
电容C2的正极连接PMOS管P2的源极，电容C2的负极分别连接PMOS管P2的栅极和PMOS管P5的漏极；PMOS管P2的源极连接PMOS管P3的源极，PMOS管P2的漏极连接NMOS管N3的漏极；PMOS管P3的栅极分别连接PMOS管P3的漏极、PMOS管P4的栅极和电容C3的负极，电容C3的正极分别连接PMOS管P3的源极和PMOS管P4的源极，PMOS管P3的漏极分别连接NMOS管N3的栅极和NMOS管N4的漏极；PMOS管P4的源极连接PMOS管P5的源极，PMOS管P4的漏极分别连接NMOS管N5的漏极和NMOS管N6的栅极；PMOS管P5的源极连接PMOS管P6的源极，PMOS管P5的漏极分别连接PMOS管P5的栅极和NMOS管N6的漏极；电容C4的正极分别连接PMOS管P6的源极和PMOS管P7的源极，电容C4的负极分别连接PMOS管P6的栅极和PMOS管P7的栅极；PMOS管P6的漏极分别连接NMOS管N4的栅极和电阻R2的一端，电阻R2的另一端连接三极管Q7的集电极；电容C5的正极分别连接PMOS管P7的源极和PMOS管P8的源极；PMOS管P7的漏极分别连接NMOS管N5的栅极和三极管Q8的集电极；PMOS管P8漏极连接电阻R3的一端，电阻R3的另一端连接三极管Q9的发射极，三极管Q9的基极和集电极均接地；NMOS管N3的源极分别连接NMOS管N6的源极和NMOS管N8的漏极；NMOS管N4的源极分别连接NMOS管N5的源极和NMOS管N7的漏极；NMOS管N7的源极和NMOS管N8的源极接地；三极管Q7的基极与三极管Q7的集电极连接，三极管Q7的发射极分别连接三极管Q8的发射极和电阻R4的一端，电阻R4的另一端接地；三极管Q8的基极与三极管Q8的集电极连接；三极管Q9的发射极输出内部偏置电压net400。
3.根据权利要求1所述的带隙基准电压源，其特征在于：所述第一放大电路包括1个运算放大器、2个电阻和1个功率LDMOS管整列；在第一放大电路中，前置一阶带隙模块输出的内部偏置电压连接至运算放大器OPA的反向输入端，运算放大器OPA的输出端连接功率LDPMOS管Pa的栅极，功率LDPMOS管Pa的源极接电源，功率LDPMOS管Pa的漏极连接电阻Ra的一端，Ra的另一端分别连接运算放大器OPA的正向输入端和电阻Rb的一端，电阻Rb的另一端接地，LDPMOS管Pa的漏极输出内部电源电压net418；第二放大电路结构与第一放大电路结构相同。
4.根据权利要求1所述的带隙基准电压源，其特征在于：所述曲率补偿模块，由5个PMOS管、3个NMOS管、3个三极管和3个电阻组成；
PMOS管P16的源极输出net47分别与PMOS管P17的栅极和PMOS管P18的栅极连接；PMOS管P17的源极分别连接PMOS管P21的源极和电阻R7的一端，电阻R7的另一端分别连接PMOS管P21的栅极NMOS管N16的漏极，PMOS管P17的漏极分别连接NMOS管N15的栅极、NMOS管N15的漏极和NMOS管N16的栅极；PMOS管P18的源极分别连接PMOS管P21的源极和PMOS管P20的源极，PMOS管P18的漏极分别连接PMOS管P20的漏极、PMOS管P21的漏极和电阻R8的一端连接，电阻R8的另一端连接三极管Q12的集电极；电阻R6的一端分别与PMOS管P20的源极和PMOS管P19的源极连接，电阻R6的另一端分别连接PMOS管P20的栅极和NMOS管N17的漏极连接；PMOS管P19的源极连接内部电源电压net418，PMOS管P19的漏极分别与PMOS管P19的基极、NMOS管N17的栅极、三极管Q13的基极和三极管Q13的集电极连接；NMOS管N15的源极接地；NMOS管N16的源极接地；三极管Q12的基极与三极管Q12的集电极连接，三极管Q12的发射极接地；NMOS管N17的源极接地；三极管Q13的发射极与三极管Q14的发射极连接，三极管Q14的基极和集电极均接地；PMOS管P20的漏极输出基准电压net144。
5.根据权利要求1所述的带隙基准电压源，其特征在于：还包括睡眠保护电路，所述睡眠保护电路包括偏置电流产生模块和限流模块，第一运放模块输出的内部电源电压为偏置电流产生模块供电，偏置电流产生模块为限流模块输出偏置电流信号，限流模块为第二运放模块输出限流信号。
6.根据权利要求5所述的带隙基准电压源，其特征在于：所述偏置电流产生模块由6个PMOS管、7个NMOS管、3个三极管和2个电阻组成；
PMOS管P22的栅极分别连接PMOS管P23的栅极、PMOS管P24的栅极和NMOS管N18的漏极，PMOS管P22的源极连接内部电源电压net418，PMOS管P22的漏极分别连接PMOS管P22的栅极和NMOS管N20的漏极；PMOS管P23的源极分别与PMOS管P22的源极和PMOS管P24的源极连接，PMOS管P23的漏极分别与NMOS管N18的源极和NMOS管N21的漏极连接；PMOS管P24的源极与PMOS管P25的源极连接，PMOS管P24的漏极分别连接PMOS管P25的漏极和NMOS管N24的漏极；PMOS管P25的源极连接PMOS管P26的源极，PMOS管P25的栅极分别连接PMOS管P26的漏极和NMOS管N22的漏极；PMOS管P26的源极连接PMOS管P27的源极，PMOS管P26的栅极分别连接PMOS管P27的栅极、PMOS管P26的漏极和NMOS管N19的漏极；PMOS管P27的漏极分别连接NMOS管N19的源极和NMOS管N23的漏极；
NMOS管N18的源极分别连接NMOS管N18的栅极和NMOS管N20的栅极；NMOS管N19的源极分别连接NMOS管N19的栅极和NMOS管N22的栅极；NMOS管N20的栅极连接NMOS管N21的栅极，NMOS管N20的源极连接电阻R9的一端，电阻R9的另一端连接三极管Q15的发射极，三极管Q15的基极和集电极均接地；NMOS管N21的发射极连接三极管Q16的发射极，三极管Q16的基极和集电极均接地；NMOS管N22的栅极连接NMOS管N23的栅极，NMOS管N22的源极连接电阻R10的一端，电阻R10的另一端接地；NMOS管N23的源极连接三极管Q17的发射极，三极管Q17的基极和集电极均接地；NMOS管N24的栅极连接NMOS管N24的漏极，NMOS管N24的源极接地，NMOS管N24的漏极输出偏置电流信号。