操作电压的控制电路及其控制方法、存储器的制造方法
【技术领域】
[0001]本发明涉及半导体存储器技术领域，尤其涉及一种操作电压的控制电路及其控制方法、存储器。
【背景技术】
[0002]近年来，在半导体存储器迅速发展的过程中，由于DRAM、EFPROM、FLASH等先进存储器具有高密度、低功耗和低价格的优点，其已经成为了计算机、移动通信终端中普遍采用的存储装置。基于低功耗、低成本的要求，存储器的电源电压通常比较低，例如2.5V、1.8V等，然而为了实现信息的“写入”和“擦除”等操作，通常需要远高于电源电压的编程电压及擦除电压，例如8V或12V等。因此，电荷泵电路广泛应用于存储器中，用于通过较低的电源电压获得较高的编程电压、擦除电压等存储器的操作电压。
[0003]当较高的操作电压快速建立并施加到存储单元上时，会对存储单元造成损伤，影响存储单元的可靠性。为了防止这种现象的发生，需要控制操作电压建立的速度，故在现有技术的闪存中，往往会设置控制电路对操作电压的上升速度进行控制。
[0004]图1为现有技术中一种闪存的擦除电压控制电路的结构示意图，所述控制电路包括:
[0005]电荷泵11，用于输出高压HVE ;
[0006]镜像恒流源12，包括:第一 PMOS晶体管P1、第二 PMOS晶体管P2、开关K和电流源Ibias，其中:第一 PMOS晶体管Pl的漏极、第一 PMOS晶体管Pl的栅极、第二 PMOS晶体管P2的栅极以及开关K的一端分别连接在一起，开关K的另一端连接电流源Ibias的一端，电流源Ibiiis的另一端接地；
[0007]电容C，电容C的一端接地；
[0008]NMOS晶体管N，其中:NM0S晶体管N的源极、第一 PMOS晶体管Pl的源极、第二 PMOS晶体管P2的源极和电荷泵11的输出端连接在一起，第二 NMOS晶体管N2的栅极、第二 PMOS晶体管P2的漏极和电容C的另一端连接在一起，NMOS晶体管N的漏极输出擦除电压VEP。
[0009]图2为图1中擦除电压的上升示意图。其中:高压HVE由电荷泵11产生并快速建立，当开关K闭合时，NMOS晶体管N导通，电容C开始充电，第二 PMOS晶体管P2的漏极电压Gramp持续上升，擦除电压VEP随之持续上升，因此通过控制漏极电压Gramp的上升速度来达到控制擦除电压VEP慢速建立的目的。
[0010]分析图1 的电路可知:VEP = Gramp-Vthl 且Gramp = HVE_Vth2，其中:Vthl 为NMOS晶体管N的阈值电压，Vth2为第二 PMOS晶体管P2的阈值电压。
[0011]但是，上述技术存在以下缺点:
[0012]I)电荷泵11需要产生比擦除电压VEP高的高压HVE，从而提高了器件的功率，且提高了对相应电子器件的性能要求；
[0013]2)在使用过程中(如:经历几次擦除之后)，NM0S晶体管N的阈值电压Vthl会发生变化，从而导致擦除电压VEP偏离目标值，从而影响了器件的性能。
【发明内容】
[0014]本发明解决的问题是提供一种操作电压的控制电路及其控制方法、存储器，在有效控制操作电压建立的速度的基础上，消除了因阈值电压及其使用过程中的变化对器件功率和性能的影响。
[0015]为解决上述问题，本发明提供一种操作电压的控制电路，包括:
[0016]升压单元，用于当接收到第一信号时，进行升压处理以输出升压电压；当接收到第二信号时，停止升压处理，输出的升压电压维持在当前值；
[0017]分压单元，用于对所述升压电压进行分压处理以输出分压电压，所述分压单元包括多个不同分压系数；
[0018]比较单元，用于对所述分压电压与基准电压进行比较，当所述分压电压小于基准电压时，输出第一信号；当所述分压电压大于基准电压时，输出第二信号；
[0019]控制单元，用于对至少部分所述分压系数进行从大到小的切换控制，直至所述升压电压达到目标电压；
[0020]输出单元，用于输出所述升压电压。
[0021 ] 可选的，所述分压单元为电荷泵。
[0022]可选的，所述分压单元通过电阻分压方式、电容分压方式或者晶体管分压方式实现。
[0023]可选的，所述分压单元包括多个输出端，所述输出端的数目等于所述分压系数的数目，每个输出端对应不同的分压系数。
[0024]可选的，所述控制单元包括多个控制子单元，所述控制子单元的数目与所述分压系数的数目相同，每个控制子单元包括:时钟脉冲产生单元和开关，所述开关的一端连接所述分压单元的一个输出端，所述开关的另一端连接所述分压单元的输入端，所述时钟脉冲产生单元用于产生时钟脉冲信号以控制所述开关的开启与关断。
[0025]可选的，所述开关为NMOS晶体管，其源极连接所述分压单元，其漏极连接所述比较单元，其栅极连接所述时钟脉冲产生单元。
[0026]可选的，所述时钟脉冲产生单元包括:译码电路和或非门，译码电路连接或非门的一个输入端，或非门的另一个输入端接收低电平信号，或非门的输出端连接所述开关。
[0027]可选的，所述第一信号为高电平信号，所述第二信号为低电平信号。
[0028]为解决上述问题，本发明还提供了一种包括上述操作电压的控制电路的存储器。
[0029]为解决上述问题，本发明还提供了一种操作电压的控制方法，包括:
[0030]提供初始电压，对所述初始电压进行升压处理，得到升压电压；
[0031]对所述升压电压进行分压处理，得到分压电压；
[0032]当所述分压电压小于基准电压时，继续所述升压处理，直至所述分压电压大于所述基准电压时，停止所述升压处理；
[0033]进行切换处理，所述切换处理包括:停止所述升压处理一段时间后，减小所述分压处理的分压系数，使所述分压电压小于所述基准电压以继续所述升压处理，直至所述分压电压大于所述基准电压时，停止所述升压处理；
[0034]不断重复上述切换处理，直至所述升压电压达到目标电压。
[0035]与现有技术相比，本发明的技术方案具有以下优点:在升压处理和分压处理的过程中，不断将分压电压与基准电压进行比较以决定是否停止升压处理，并在停止升压处理一段时间后，通过对分压处理中分压系数的减小，继续进行升压处理，直至升压电压达到目标电压，从而将升压过程分为多个阶段，每个阶段均包括上升过程和维持过程(即停止升压)，因此可以有效控制操作电压的上升速度。同时，由于升压电压就是操作电压，从而消除了现有技术中因阈值电压及其使用过程中的变化对器件功率和性能的影响。
【附图说明】
[0036]图1是现有技术中闪存的擦除电压控制电路的结构示意图；
[0037]图2是图1中擦除电压的上升示意图；
[0038]图3是本发明实施方式提供的操作电压的控制电路的结构示意图；
[0039]图4是本发明实施例提供的操作电压的控制电路的结构示意图；
[0040]图5是本发明实施例中五个时钟脉冲信号的时序示意图；
[0041]图6是本发明实施例中升压电压和分压电压的时序不意图。
【具体实施方式】
[0042]正如【背景技术】部分所述，为了控制擦除电压的上升速度，现有技术通过控制升压电压的上升速度来控制擦除电压的上升速度，但擦除电压比升压电压小一阈值电压，且该阈值电压非常不稳定，从而提高了器件的功率，且降低了器件的性能。
[0043]针对上述技术问题，本发明提供了一种操作电压的控制电路及其控制方法、存储器