親合到接地GND，并且在启动模式中第一开关S1将第一差分输入级的尾部从接地GND去耦合。这使第一差分输入级153a在启动模式期间停用，并且在正常操作模式期间第一差分输入级153a启用。如上面描述的，通过逻辑块104控制开关S1。
[0055]第二开关S2当在启动模式中时将第二差分输入级153b的尾部耦合到接地GND，并且当在正常操作模式中时将第二差分输入级的尾部从接地去耦合。这使第二差分输入级153b在正常操作模式期间停用，并且第二差分输入级在启动模式期间启用。如上面描述的，逻辑块104控制开关S2。
[0056]更详细地，第一差分输入级153a由第一和第二晶体管T1、T2构造。晶体管Τ1、Τ2的控制端子分别耦合到基准电压Vref和第二反馈电压Vfb2。因此，晶体管Tl、T2的控制端子是第一差分输入级153a的差分输入。晶体管Tl、T2的第一导电端子分别親合到晶体管T5、T6的第二导电端子，这将在下面详细描述。晶体管Τ1、Τ2的第二导电端子耦合到电流源149，电流源149构成第一差分输入级153a的尾部。因此，当误差放大器153a在正常操作模式中时第一开关S1将电流源149耦合到接地GND，并且当误差放大器在启动模式中时第一开关S1将电流源从接地去耦合。
[0057]第二差分输入级153b由第三和第四晶体管T3、T4构造。晶体管T3、T4的控制端子分别耦合到中间基准电压Vint_ref和第一反馈电压Vfbl。因此，晶体管T3、T4的控制端子是第二差分输入级153b的差分输入。晶体管T3、T4的第一导电端子分别親合到晶体管T5、T6的第一导电端子以及晶体管Τ11、Τ12的第二导电端子，如下面将详细描述的。晶体管Τ3、Τ4的第二导电端子耦合到尾部电阻器Rtai 1，其构成第二差分输入级153b的尾部。因此，当误差放大器150在启动模式中时第二开关S2将尾部电阻器Rtail耦合到接地GND，并且当误差放大器在正常操作模式中时第二开关S2将尾部电阻器从接地去耦合。
[0058]逻辑块104(图1的)基于来自基准电压发生器的指示基准电压可用的信号BG0K来控制开关S1、S2，以便从第二差分输入级153b和启动模式切换到第一差分输入级153a和正常操作模式。耦合以接收逻辑块104(图1的)的输出的延迟块103延迟给定差分输入级的启动直至另一个差分输入级活跃，以便避免其中两个差分输入级153a、153b都关闭的情况。
[0059]共源共栅级172用于保护晶体管Tl、T2、T3、T4免受应力。共源共栅172包括以共源共栅配置的第五和第十一晶体管T5、T11，以及以共源共栅配置的第六和第十二晶体管Τ6、Τ12。晶体管Τ5、Τ6的控制端子耦合到偏置电压Vbias，Vbias是电阻器R2、R3(串联)两端的电压。晶体管T5、T6的第一导电端子分别親合到晶体管Til、T12的第二导电端子，而晶体管T5、T6的第二导电端子分别耦合到晶体管Tl、T2的第一导电端子。晶体管T5的第一导电端子还耦合到晶体管T3的第一导电端子，而晶体管T6的第一导电端子还耦合到晶体管T4的第一导电端子。晶体管Tll、T12的控制端子分别耦合到晶体管Tll、T12的第二导电端子，而晶体管T11、T12的第一导电端子耦合到晶体管T13、T14的第二导电端子，这将在下面详细描述。
[0060]输出级170耦合到第一和第二差分输入级153a、153b并且由它们控制，并且用于生成启动电压和正常操作电压。输出级170耦合在电源VDD和中间接地INT GND之间。
[0061]输出级170由第七、第八、第九和第十晶体管T7、T8、T9、T10构造。晶体管T9的第一导电端子耦合到电源Vdd，而晶体管T9的第二导电端子耦合到晶体管T7的第一导电端子。晶体管T9的控制端子耦合到晶体管T13的第二导电端子以及晶体管T11的第一导电端子，如下面将描述的。晶体管T7的第二导电端子耦合到中间接地INT GND，并且晶体管T7的控制端子耦合到晶体管T8的控制端子以及晶体管T7的第一导电端子。
[0062]晶体管T10的第一导电端子耦合到电源Vdd，而晶体管T10的第二导电端子耦合到晶体管T8的第一导电端子。晶体管T10的控制端子耦合到晶体管T14的第二导电端子和控制端子以及晶体管T12的第一导电端子，如下面将描述的。晶体管T8的第二导电端子耦合到中间接地INT GND。T7和T8的控制端子耦合在一起，并且耦合到T7的第一导电端子。
[0063]有源负载级173耦合到输出级170，并且用于通过充当可调谐非线性电阻器来调整输出级的增益。有源负载级包括晶体管T13、T14。晶体管Τ13、Τ14的控制端子分别耦合到Τ9、Τ10的控制端子、以及他们自己的第二导电端子。晶体管Τ13、Τ14的第一导电端子耦合到电源Vdd，而晶体管Τ13、T14的第二导电端子分别耦合到晶体管Tll、T12的第一导电端子。
[0064]参考图3A，现在更加详细的描述中间供应发生器102。电阻器R1、R2、R3串联耦合在电源Vdd和接地GND之间作为分压器电路，并且电阻器R2和R3两端的电压降从中间供应发生器102输出作为中间基准电压Vint_ref。中间供应发生器102还包括晶体管T20、T21、T22、T23、T24、T25、T26和T27。如由电容器C1和电阻器Rz补偿的，晶体管T20、T21、T22、T23和Τ27以级联结构配置以发起流过电容器C2的输出电流，以从而生成中间电源电压Vddint。晶体管T24、T25和T26配置为保护晶体管T20、T21、T22、T23和T27免受电应力。
[0065]更详细地，晶体管T20具有耦合为接收中间基准电压Vint_ref的控制端子、耦合到晶体管T22的第二导电端子和控制端子的第一导电端子、以及经由尾部电阻器Rtl耦合至IJ接地GND的第二导电端子。晶体管T21具有耦合在晶体管T27的第二导电端子和电容器C2之间的控制端子、耦合到晶体管T23的第二导电端子的第一导电端子、以及经由尾部电阻器Rtl耦合到接地GND的第二导电端子。
[0066]晶体管T22具有耦合到它的第二导电端子、以及晶体管T20的第一导电端子的控制端子。晶体管T22的第一导电端子耦合到晶体管T24的第二导电端子、以及晶体管T23的控制端子。晶体管T23具有耦合到晶体管T25的第二导电端子的第一导电端子。
[0067]晶体管T24具有耦合到晶体管T25的控制端子、以及晶体管T24的第二导电端子的控制端子。晶体管T24的第一导电端子耦合到电源Vdd。晶体管T25具有耦合到电源Vdd的第一导电端子。
[0068]电容器C1和电阻器Rz串联耦合在电源Vdd和节点之间，该节点接合晶体管T25的第二导电端子、晶体管T23的第一导电端子、以及晶体管T27的控制端子。晶体管T26具有耦合到电源Vdd的第一导电端子、和耦合到晶体管T27的第一导电端子以及晶体管T26的控制端子的第二导电端子。
[0069]参考图3B，现在描述中间供应发生器102的附加部分。此处，存在晶体管T30、T31、T32、T33、T34、T35、T36和Τ37。如由电阻器Rz2和电容器C4补偿的，晶体管T32、T33、Τ34、Τ35和Τ36以级联结构耦合以发起流过电容器C3的输出电流，以从而生成中间接地ΙΝΤGND。晶体管Τ30、Τ31和Τ37耦合为保护晶体管Τ32、Τ33、Τ34、Τ35和Τ36免受电应力。
[0070]更详细地，晶体管Τ30具有控制端子，该控制端子耦合到晶体管Τ31的控制端子、以及晶体管Τ30的第一导电端子和晶体管Τ32的第二导电端子。晶体管Τ30的第二导电端子耦合到接地GND。晶体管Τ31具有耦合到晶体管Τ33的第二导电端子的第一导电端子、和耦合到接地GND的第二导电端子。
[0071]晶体管Τ32具有控制端子，该控制端子耦合到晶体管Τ33的控制端以及晶体管Τ32的第一导电端子和晶体管Τ34的第二导电端子。晶体管Τ33具有第一导电端子，该第一导电端子耦合到晶体管Τ35的第二导电端子、电阻器Rz2、以及晶体管T36的控制端子。
[0072]晶体管T34具有耦合在电阻器R3和接地GND之间以接收电压Vr3的控制端子、以及耦合到晶体管T36的第一导电端子并且通过尾部电阻器Rt2耦合到电源Vdd的第一导电端子。晶体管T35具有控制端子，该控制端子通过电容器C3耦合到电源Vdd、以及耦合到晶体管T36的第一导电端子。
[0073]晶体管T34、T35的第一导电端子通过电阻器Rt2耦合到电源Vdd。
[0074]晶体管T36具有耦合到晶体管T37的第一导电端子和控制端子的第二导电端子。晶体管T37的第二导电端子耦合到接地GND。
[0075]电阻器Rz2和电容器C4串联耦合在节点和接地GND之间，该节点接合晶体管T33的第一导电端子和晶体管T36的控制端子。
[0076]本领域技术人员将理解的是，虽然本文中描述的晶体管已经在附图中被图示为场效应晶体管，它们可以在一些应用中代之为结型晶体管。另外，尽管某些晶体管被图示为p型晶体管，同时其他晶体管被图示为η型晶体管，但是应该理解的是，p型晶体管可以用η型晶体管替换，并且反之亦然，而做出对其连接的微小改变，这将由本领域技术人员理解。
[007