专利名称：低成本高套准精度的等离子体显示屏的设计制造方法
技术领域：
本发明涉及大面积高分辨率的显示屏的设计和制造领域，尤其涉及低成本、高套准精度的彩色等离子体显示屏的设计制造方法。还涉及其它平板显示屏的设计和制造，如场发射显示屏、等离子体选址液晶显示屏的设计和制造。
背景技术：
目前，通用的彩色等离子体显示屏，无论是直流型的，还是交流型的，都是利用潘宁工作气体受控放电产生真空紫外线激发三基色荧光粉而得到红、绿、蓝三基色，三基色再经过空间和时间的调制实现彩色显示。对彩色等离子体显示屏市场预测表明，真正具有巨大市场的彩色等离子体显示产品是用于数字电视、高清晰度电视的大屏幕高分辨率显示和计算机终端的高分辨率显示。
在彩色等离子体显示屏制造过程中，制作在前后基板上的电极，介质、障壁、荧光粉图形都要经过多次高温烧结而最终形成。由于玻璃基板的密度会随最高保温温度(超过玻璃应变点的温度)以及降温的速率不同而产生变化。在每次烧结过程进行后，制作在玻璃基板上的图形会随玻璃基板一起会收缩或放大，烧结后的制作在玻璃基板上的图形总尺寸与制作该图形的掩膜图形总尺寸相比，会收缩或放大，一般变化量的大小与显示单元的尺寸可比。另外，利用掩膜制作玻璃基板上图形的不同工艺方式也会导致制作出的图形尺寸与其掩膜图形尺寸不一致，具体说光刻工艺可以保持掩膜图形尺寸与制作图形尺寸的一致性，而印刷的工艺一般会使制作出图形尺寸比其掩膜图形尺寸略大。这样如果利用一套不同图层间图形套位精确的掩膜制造等离子体显示屏，由于基板的高温热处理及图形制作工艺的不同会引起不同层图形之间的错位，导致不同放电单元内结构尺寸有所差异，使显示单元的结构一致性破坏并最终导致器件的光电性能下降，成品率降低。如果，障壁和荧光粉的图形与制作它们的掩膜相比，在总尺寸上有变化，进一步说，障壁图形变小而荧光粉图形变大，这时，在制造过程中无论采用如何高精度的机器，都难以保证每个放电单元障壁和荧光粉套位对准确，严重时同一个放电单元会放置了两种基色的荧光粉，显示时出现串色而产生废品。在制造大面积高分辨率的彩色等离子体显示器时不同图形间套位不准尤其容易发生，而这种等离子体显示器又是现在和将来等离子体产品的主流。
为了提高不同图形之间套准精度，常规的设计制造方法是先制作一套不同图形互相对位准确的掩膜，然后采用四种方法来保证制作出不同图形之间尽可能套位准确。一是采用具有高应变点的专用玻璃板作等离子体的前后基板，减小在热处理过程中的变形与伸缩；二是采用不同的降温速率，即使玻璃基板从其应变点以上的高温开始冷却，通过控制冷却速度使基板在不同热工艺过程中伸展或收缩，从而最终使引起套准误差的伸缩量变得最小(武井达哉，栗山孝夫，关昌彦et at，テレビ学技报，1993；IDY93-1051)；三是采用高温预退火工艺，即在基板还没有涂覆任何涂层之前，以较高温度退火，使得以后工艺造成的变形较小；四是在同一基板尽可能采用同样工艺方式，减少因工艺不同而导致的形变。
上述常规的等离子体显示屏设计制造方法存在以下问题(1)增加了显示屏的制造成本，表现在三方面，一是玻璃基板是彩色等离子体屏材料成本的重要部分，使用高应变点彩色等离子体显示专用玻璃板作为等离子体显示屏的前后基板，费用比采用普通钠钙玻璃基板的要高好几倍，二是退火工艺增加了制造工序和制造成本，三是采用上述常规方法，不能从根本上消除不同图形层之间的偏差，只是减少了这种偏差，仍可能导致器件光电性能下降及成品率的降低从而增加了制造成本。(2)工艺设置不合理，比如通过改变降温速率来调整基板的伸缩来减少对位误差时，降温速度大小不是从该工艺的本身需要出发，而是从尽量减少偏差、提高套准精度出发。(3)仍然难以满足大面积、高分辨率的等离子体显示器制造的要求，因为基板面积越大越易引起伸缩，分辨率越高，同样偏差较大，对单元之光电特征负面影响越严重。
发明内容
本发明的目的在于给出一种掩膜预校正的显示屏的设计制造方法，克服现有制造工艺上的缺点，降低等离子体显示屏的制造成本，提高套准精度，提高等离子体显示屏的光电性能。
本发明的目的可以通过以下措施来达到
一种低成本高套准精度的等离子体显示屏的设计制造方法，其特征在于先作出一套各图层之间套位准确的掩膜，用该套掩膜确定经图形制作工艺过程后(包含热处理过程)各图形尺寸和其掩膜图形尺寸之间的偏差，即为预校正量；利用这些预校正量校正掩膜参数，重新制作掩膜，使得制作出的掩膜图形和前面已制作出的图形能精密套准；校正掩膜的方法有将预校正量平均分配到每个显示单元的均匀校正法以及在不同组显示单元间用小份化预校正量增减实现掩膜总体尺寸校正的非均匀预校正法。
首先要找寻和确认掩膜预校正量。在确定的工艺实施方式和规范下及确定热处理方式下，制作在等离子体显示屏基板上的图形尺寸与其掩膜图形的尺寸相比引起的伸缩量基本上是恒定的，这很容易通过工艺而验证。通过几组试验不难测量出经过工艺制作及热处理后的A图形总尺寸与制作A图形掩膜总尺寸相比较的变化量，后续制作的B图形若要和A图形精密套位，则要先确定制作出未进行热处理B图形总尺寸与其掩膜图形总尺寸之间的变化量。一般认为，采用光刻显影方式制作出的B图形，这种变化量为零；采用丝印方式时则有变化量，在相同的印刷条件下，这样变化量也是恒定的。因此，为了使将来制作出的B图形能和已制作好的A图形实现准确套位，B掩膜图形最终的预校正量为综合考虑热处理后的A图形与其掩膜在总尺寸方面的变化量，以及原B图形的掩膜尺寸和用其制作出的B图形总尺寸之间(未经高温热处理时)的变化量而得到。
预校正量找出并确认后，下一步是用预较正量来修正已有的掩膜设计数据，重新光绘该图形的掩膜，使之满足精密套位的要求。
在绝大多数的情况下，如果只是简单地将预校正量平均地分配到每个显示单元，由于每个单元所分配到的校正量极小，则这样的掩膜难以做出，即使做出成本也会极大。
例如，将200μm的预校正量平均分配到2000个单元中，每个单元比原来相比只变化0.1μm，光绘机难以完成这样大面积极小分辨率的工作。本发明采用在满足显示屏性能要求的情况下，将预校正量分成许多光绘机易实现的小份，这些小份可以是等分的，也可以是不等分的，再将这些小份均匀或非均匀地分布到显示单元中，对分布到预校正量小份的单元进行尺寸上的微增加或微减少。这样获得掩膜图形在总体尺寸方面的按预校正量大小的校正，在等离子体显示屏制造过程中实现不同图层间图形的准确套准。
本发明具有以下优点(1)采用掩膜预校正的设计制造方法，可以不采用高应点等离子体显示屏专用基板玻璃生产，也可获得很高的套位精度，降低了等离子体显示屏的制造成本。(2)采用掩膜预校正的方法，充分保证各图形之间的精确套位，可以省去基板制作前的预退火工艺，简化了等离子体显示屏制造工艺，降低了制造成本。(3)由于采用掩膜预校正的设计制造方法，从中心到边缘，提高了放电单元内的各层图形间图形的套准精度，提高了显示屏的光电性能，提高了显示屏制造的成品率，因而降低了显示器的制造成本。(4)本发明还提供了一种易实现的掩膜预校正的掩膜制作方法，即图形由于不同组显示单元间按小份化预校正量增减实现掩膜总体尺寸预校正法，从而使预校正的方法变为真正实用的方法。
图1为未进行校正的黑条掩膜的示意图。
图2为进行均匀预校正的掩膜示意图。
图3为采用图形在不同组显示单元间按小份化预校正量增减实现掩膜总体尺寸预校正法示意图。
具体实施例方式
下面提出一种实施例，进一步说明本发明的特点。考虑制作具有典型的三电极表面放电结构的42英寸宽VGA接口(853×480彩色像素)彩色交流等离子体显示屏前板上的黑色条，拟采用丝印的方法。前基板未退火，在制作了透明导电膜电极、汇流电极(Ag电极)，汇流电极烧结后，480对电极图形在宽度方面与掩膜图形相比共收缩120μm，这可以用三维测长仪实际测出。经过多次试验确认汇流电极经过确定的热处理工艺后，其收缩量为120μm左右，与电极掩膜套位准确的未经预校正的黑色条掩膜与用印刷条件确定的印刷工艺作出的黑色条图形相比480根黑条共小80μm，这样可以得到预校正量为200μm，将原黑色条掩膜图形在黑色条宽度方向收缩200μm。
如图1所示，相邻两黑色之间的排列距离为a，等间距排列，480根黑条总宽为L。
如图2所示，相邻两黑条排列距离为b，b＝a-5/12μm，等间距排列。这是理想的预校正方法，但现实中的光绘机在大面积范围难以达到这一精度。精度是8000dpi(点每英寸) 的光绘机，其最小可分辨尺寸为3.175μm，16000dpi的光绘机，其最小可分辨尺寸为1.5875μm。
把480根线分成若干组N，每组线的根数可相同也可不同，把预校正量分成若干小份N-1，这些小份可相等也可不等，要求这些小份可易被光绘机分辨，又不影响经掩膜校正后所作显示屏的性能。保持每组内的线间距不变，相邻两组的间距减少预校正量的某一小份，这样480根线在线宽方向共减少预校正量大小的尺寸，用激光光绘机即可绘制出经过预校正的黑色条掩膜，利用该黑色条掩膜制作出的黑条可以和前基板上已制作好的电极图形实现精确套位。从上述可知，由于分组方法、分小份的方法不同，体现掩膜非均匀预校正的具体方案有多种。
本发明对于同一图形同时进行两维方向上的预校正或对同一图形进行两次以上的预校正，满足对套准精度的要求。
下面举一例说明。
可以用每8根相邻线间隙仍为a，第8根和第8+1根之间间隙减少为a-3.175μm，依次类推，共60处共收缩3.175μm×60，即为190.5μm，这时480根黑色条总宽变为L-190.5μm，在此基础上和第156根线与第157根线之间隙由原a减为a-3.175μm，以后每增加160根线时，间隙由a减为a-3.175μm，480条线共3处收缩为3.175μm×3，即为9.525μm。这样480根线黑条宽度方向距离为L-200.025μm，这样就将得到掩膜光绘机易实现的所需要经过校正的掩膜图形。3.175μm的变化量与相邻两对ITO电极间隙400μm左右相比，还不足1％，不可能影响显示屏的性能。若不进行这种掩膜预校正，200μm的收缩量必然使一定数目的放电单元的黑色条放置不正确，导致不同单元的光输出率不同。
其它的工艺实施也证明，掩膜非均匀预校正的方法在等离子体显示屏的设计制造中行之有效。
本发明可应用于具有玻璃基板热处理工艺的平板显示屏的设计制造。
权利要求
1.一种低成本高套准精度的等离子体显示屏的设计制造方法，其特征在于先作出一套各图层之间套位准确的掩膜，用该套掩膜确定经图形制作工艺过程后(包含热处理过程)各图形尺寸和其掩膜图形尺寸之间的偏差，即为预校正量；利用这些预校正量校正掩膜参数，重新制作掩膜，使得制作出的掩膜图形和前面已制作出的图形能精密套准；校正掩膜的方法有将预校正量平均分配到每个显示单元的均匀校正法以及在不同组显示单元间用小份化预校正量增减实现掩膜总体尺寸校正的非均匀预校正法。
2.根据权利要求1所述的低成本高套准精度的等离子体显示屏的设计制造方法，其特征在于对同一图形同时进行两维方向上的预校正或对同一图形进行两次以上的预校正，满足对套准精度的要求。
3.根据权利要求1或2所述的低成本高套准精度的等离子体显示屏的设计制造方法，其特征在于可应用具有玻璃基板热处理工艺的平板显示屏的设计制造。
全文摘要
一种低成本高套准精度的等离子体显示屏的设计制造方法,其特征在于先作出一套各图层之间套位准确的掩膜,用该套掩膜确定经图形制作工艺过程后(包含热处理过程)各图形尺寸和其掩膜图形尺寸之间的偏差,即为预校正量;利用这些预校正量校正掩膜参数,重新制作掩膜,使得制作出的掩膜图形和前面已制作出的图形能精密套准;校正掩膜的方法有将预校正量平均分配到每个显示单元的均匀校正法以及在不同组显示单元间用小份化预校正量增减实现掩膜总体尺寸校正的非均匀预校正法。采用本方法不仅降低了显示屏的制造成本而且提高了显示屏的性能。本发明也可用于其它具有玻璃基板热处理工艺的平板显示屏的制造。
文档编号G06F7/20GK1341945SQ01134008
公开日2002年3月27日 申请日期2001年10月9日 优先权日2001年10月9日
发明者樊卫华, 王祖明, 王绪丰, 陈秀敏 申请人:信息产业部电子第五十五研究所