专利名称：具自我测试与修复功能的资料缓冲器架构及其运作方法
技术领域：
本发明系有关一种具自我测试与修复功能的资料缓冲器架构及其运作方法，尤指一种能降低IC在不运作时的电力消耗及具有自我测试、在测试不良后自动修复功能的资料缓冲器。
背景技术：
在逻辑电路或计算机系统中，通常运用了大量用于暂时性储存资料的资料缓冲器(data buffer)，藉以使资料的传送能配合处理速度较快的组件(通常指微处理单元)所设定的速度，而在一般逻辑电路设计的观念上，提供IC内部各单元一同步(sysnchronization)的时钟信号是非常重要的。如图1所示，为一般数据缓冲器的逻辑线路图，图中所示仅以单一位资料缓冲器10作说明，其系由一二对一多任务器(2-1mux)11及一正反器(flip-flop)12所组成(通常是D形正反器)，该多任务器11系以写入致能(write enable)信号WE作为资料输入的选择信号，用以控制资料写入、选择一资料缓冲器内存资料输出及选择资料存入一资料缓冲器内等三种运作模式。
正反器12的资料输入系为多任务器的输出，其资料输出端并回授(feedback)至多任务器11之一输入端，且所需的工作频率系由一时钟信号clock所供应。如图2所示的时序图，当写入致能信号WE为“1”时，多任务器11将选择输入资料D进入正反器12，经时钟信号clock触发后，将输入资料D传出同时回授至多任务器11。当写入致能信号WE为“0”时，多任务器11将回授的资料进入正反器12，经时钟信号clock触发后，将回授的资料传出同时再回授至多任务器11，倘若此时写入致能WM不再动作，正反器12将维持在此资料信号状态不改变，直到下一次写入致能WE激活，因此能将资料闩锁(latch)住一段时间(如图2所示的输出时序Q)。
但此电路却具有下列的缺点1.即使资料缓冲器10处于不动作状态，该时钟信号clock仍持续且供应至正反器11，一直在持续消耗电力。
2.在资料缓冲器10制作完成后，必须要经过测试的制程步骤(业界称为scan chaintest)，通常测试方式是将每一个正反器12以另一个线路串联一起(如图4所示)，以检查正反器12是否能正常工作，如此即增加IC的制作面积，须知半导体材料比贵重金属还要昂贵，因而将增加成本支出及测试时间。
为解决上述的缺点1的电力消耗问题，图1所示的电路必须要作修正，而最简单的方式就是将时钟信号clock再通过一逻辑闸13(如与门等)形成闸化时钟信号(gatedclock)，藉由逻辑闸13对时钟信号clock的隔离，使时钟信号必须要在写入致能WM进入后才能激活正反器12。图3所示系为闸化时钟信号应用于传统资料缓冲器的逻辑电路图；前述经逻辑闸13所产生的闸化时钟信号fclk系由写入致能WM、时钟信号clock经一与门13整合所产生。配合图2所示的时序图，由于时钟信号clock与写入致能WE两者的维持时间(hold time)不同，当时钟信号clock转态为低准位(low)时，写入信号WE仍维持在高准位(high)，此时经过与门13后，闸化时钟信号fclk随即转态为低准位，但在时钟信号clock下一个周期进入时，写入致能WM尚未转态，经过与门13后转态为一小的高准位突波，这对于资料缓存器10来说，原先资料因闸化时钟信号fclk为高准位而将资料闩锁于正反器12内，随后的小突波却再度使正反器12转态(如图2的错误输出Q’)，而将先前所闩锁的资料呈现出不确定的状态，亦即将资料缓存器的储存功能丧失。另一原因即是时钟信号clock已经与门13延迟形成闸化时钟信号fclk，但输入资料并未相对延迟输入的时间，将产生维持时间、设定时间(set time)等问题，使电路、时序控制更加复杂，这就是闸化时钟信号fclk在一般的逻辑电路设计上所不被允许且被视为违反设计原则的原因所在。
上述的缺点2中，因资料缓冲器10的使用量非常大，因此在一IC中可能制作出4×64bit甚至更高的容量，为确保制程中没有杂质进入而影响到正反器12的正常动作，必须要送至测试厂作进一步的测试，如图4所示，系为传统资料缓冲器的测试逻辑电路图，传统资料缓冲器12于测试时系额外增设一第二多任务器14，并将测试输入信号(scan in)与资料输入信号(data in)分别作为第二多任务器14的输入，并由测试输入信号作为第二多任务器14的致能信号，于测试模式时选择测试输入信号进入，以测试每一个正反器12是否能正常工作。由于图4所示为单一位的方块图，若以4×64bit容为量，则包含64个图1所示资料缓冲器，测试输入信号必须串接入每一位，换言之即需增加64个额外的第二多任务器14，如此即增加IC的制作面积与逻辑闸数，须知半导体材料比贵重金属还要昂贵，增加制作面积与逻辑闸数也即增加成本支出及测试时间。
发明内容
本发明的主要目的即是提供一种具自我测试与修复功能的资料缓冲器架构及其运作方法，主要是提供一种透过电路布局的方式来确定时钟讯号，而采用传统设计方式所不允许的闸化时钟信号(gated clock)，藉以降低IC在不运作时的电力消耗，并且具有自我测试(self test)功能，以减少制作成本、制程品率及测试时间，及在测试出资料缓冲器的废品，维持其正常运作的自我回护(fault recovery)的功能。
本发明提供了一种具自我测试与修复功能的资料缓冲器架构，主要系于开机后控制权尚未交予操作系统前的激活时间内，激活一测试平台至资料缓冲器进行测试，并于发现错误实时修复；其特征在于该资料缓冲器包括有一多任务器，系由测试平台产生的测试模式信号或正反器测试的结果控制输入，用以选择正常资料或修补资料或测试位信号进入；多个正反器，系用以暂存资料，每一正反器的输入系连结于多任务器的输出，每一正反器的输出系连结于缓冲器重配置管理器；一修补单元，系受缓冲器重配置管理器控制，于测试出正反器至少有一损坏时，用以替代损坏的或是全部的正反器；一缓冲器重配置管理器，其内设有一重配置单元，于测试模式期间记录损坏的正反器地址，并将修补单元内重配置于该发生错误正反器的地址，使资料的存取动作由修补单元作部分或全部取代。
本发明还提供了一种具自我测试与修复功能的资料缓冲器运作方法，该自我测试系于每一次系统开机后进入测试模式，并产生测试模式信号，其特征在于包括有下列步骤a、进入测试模式；测试平台产生一组所有位均设定为“1”的测试位信号，分别输入各个正反器；b、若所有的正反器输出为“0”，即表示至少有一正反器维持在“0”无法转态，令修补单元去替代正反器；c、若所有的正反器输出为“1”，测试平台再产生一“0”位由最高位逐步位移至最低位，以判断各个正反器能否正常转态；d、若其中一正反器输出出现“1”即表示该位所在位置所对应的正反器无法正常转态；e、依据重配置单元的记录令修补单元替代该损坏的正反器或全部正反器。
依据前述，该资料缓冲器包括有多个用以储存资料的正反器、多任务器、测试平台、修补单元及缓冲器重配置管理器；利用测试平台产生测试信号检测各正反器，并于发现损坏透过修补单元替代受损的正反器储存数据，及缓冲器重配置管理将损坏的正反器地址重配置于修补单元，使资料缓冲器不论因任何原因受损均能维持正常运作算。
在单一IC或相互连结的各IC中，各个相互连结资料传递路径的资料缓冲器中，当前一资料缓冲器发现有错误发生，在经修补后，前一资料缓冲器的测试结果将作为下一资料缓冲器的输入选择控制信号，以即定下一资料缓冲器接收自前一数据缓冲器的修补单元的内存值，而构成了资料缓冲器的网状修补结构。
图1系为传统资料缓冲器的逻辑线路图；图2系为资料缓冲器的时序图，其包含传统与本发明的资料缓冲器的时序图；图3系为闸化时钟信号应用于传统资料缓冲器的逻辑电路图；图4系为传统资料缓冲器的测试逻辑电路图；图5系为本发明数据缓冲器的闸化时钟信号逻辑电路图；图6系为本发明资料缓冲器的自动测试、修补部份的逻辑电路图；图7系为本发明资料缓冲器的运作流程图；图8系为本发明应用于资料缓冲器的网状修补结构示意图。
标号说明10资料缓冲器 11多任务器 12正反器 13逻辑闸14第二多任务器20资料缓冲器 21闩锁器22逻辑闸 23正反器24多任务器25测试平台 26修补单27缓冲器重配置管理器 271逻辑闸272重配置单元30第一单元 31资料缓冲器 40第二单元50资料输入线 51资料修补线具体实施方式
本发明系基于上述传统资料缓冲器的两个主要缺点，研发出一种具有自我测试功能的资料缓冲器，其主要的特征系透过电路布局的方式来确定时钟讯号，而采用传统设计方式所不允许的闸化时钟信号(gated clock)，及自我测试(self test)与发生错误时维持正常运作的自我回护(fault recovery)的功能。
图5所示为本发明数据缓冲器的闸化时钟信号逻辑电路图。本发明的资料缓冲器20所采用的闸化信号gclk系由一闩锁器(latch)21及一逻辑闸22(通常用与门)所产生，该闩锁器21于本实施例中系采用负缘触发之一致性闩锁器(transparent latch)，其特性系当被激活时输出为输入信号，停止激活时输出信号将维持在上一个输出状态。该写入致能WE系作为此闩锁器21的输入，当时钟信号clock为0时将激活闩锁器21产生一输出信号WE’(如图2所示)，此输出信号WE’再与时钟信号clock经过逻辑闸22形成闸化时钟信号gclk，作为各个正反器23的工作频率。
如图2所示的下半部时序图，其系显示本发明的资料缓冲器20使用闸化时钟信号gclk工作时的状态，由于闸化时钟信号gclk已经延迟一适当时间，因此输入资料必须经过适当的延迟以与闸化时钟信号gclk达成同步，是以该多任务器24系采用时间配对延迟多任务器，以使正常资料输入获得与闸化时钟信号gclk相符的延迟时间。正常资料输入在经过多任务器24的延迟后形成延迟资料信号ddata，时钟信号clock与闩锁器输出信号WE，经逻辑闸22整合后形成闸化时钟信号gclk送入正反器，每一个正反器23获得闸化时钟信号gclk触发后，即将延迟资料信号ddata闩锁于内，由于闸化时钟信号gclk在时钟信号clock停止起动闩锁器21后，将维持输出信号WE’直到下一个负缘触发，而不会随着时钟信号clock的变化而变化，因此不会产生如上述的小的高准位突波，使闩锁器21中的资料ddata产生变化。换言之，本发明即突破以往IC设计使用闸化时钟信号的禁忌，且资料缓冲器20将不随着时钟信号clock而变动，即将资料闩锁在内，并在不动作时无电力的消耗。
另外，由于写入致能WE已经改为闩锁器21的输入信号，因此多任务器24的选择控制信号即能作额外的设计应用，本发明中为达到自我测试与修复的目的，系将传统需要外接的测试信号直接输入既有的多任务器24(即图1所示的多任务器11)，使多任务器24选择正常资料或是测试讯号输入，如此即能完全省略因测试而必须额外增加的第二多任务器14，因此逻辑闸数与IC的制作面积将能大幅减少而节省额外的成本支出。
本发明的另一特征系提供有自我测试及修复的功能，系于每一次系统开机后进入测试模式，并于测试完成后进行自动修复，如图6所示，为求电路的简捷易于说明，图中所示已省略图5所示的部份(即闸化时钟信号)。
由于本发明具有自我测试及修复的功效，在IC出厂后，制造商即能省略送往测试厂测试的步骤，而将测试与修复的步骤完全转移到使用者的系统中执行。以个人计算机为例，在每一次开机后，先执行BIOS的激活程序，在尚未将控制权交予操作系统前的此段时间，激活一测试平台25，产生测试模式信号去控制多任务器选择输入，并由测试平台25产生一组对应于正反器23数量的测试位信号，且该测试位信号的最低位回授至最高位，分别输入每一个正反器23以检测是否能正常转态。
该资料缓冲器20包括有一多任务器24，系由测试平台25产生的测试模式信号或正反器测试的结果控制输入，用以选择正常资料或修补资料(或测试位信号)进入；多个正反器23，用以暂存资料，每一正反器23的输入连结于多任务器24的输出，每一正反器23的输出连结于缓冲器重配置管理器27；一修补单元(repair cell)26，其内设有少于或等于资料缓冲器20总正反器23数量的正反器，系受缓冲器重配置管理器27控制，在测试出正反器23至少有一个损坏时，用以替代损坏的或是全部的正反器，以输出正确的输入资料；一缓冲器重配置管理器(buffer allocation manager)27，其内设有一逻辑闸271及一重配置单元272，该重配置单元272系于测试模式期间记录损坏的正反器23地址，并将修补单元26内的正反器重配置于该发生错误正反器23的地址，使资料的存取动作由修补单元26作部份或全部取代；该逻辑闸271系整合所有正反器23的输出值作为多任务器24的输入选择控制信号。
以下实施例是以4位资料缓冲器为例作一说明由于修补单元26与各个正反器23系于同一IC中制作，正反器23会因制程的缺失而造成可弥补或不可弥补的缺陷，同样的修补单元26，也会发生相同的情况，因此有必要针对此二部份均进行测试。由于修补单元26与资料缓冲器20的各个正反器23的测试方式相同，两者可同时测试或分别测试，以下仅就资料缓冲器20内正反器23的测试作说明。
在测试模式下，测试试平台25先产生一组所有位均设定为“1”的测试位信号，分别作为资料缓冲器20内每一个正反器23及修补单元26内的正反器的输入信号，正常下每一个正反器23将转态为“1”，即逻辑闸271(在本实施例采用AND gate)的输出应为“1”。
倘若逻辑闸271输出为“0”，则表示其中至少一个正反器维持在“0”无法转态。
若逻辑闸271输出为“1”，此时尚不足以断定所有的正反器23均为正常，因为可能有些正反器23维持在“1”准位无法转态，因此测试平台25再产生一“0”位信号，由最低位逐步位移至最高位(或是由最高位移至最低)，则测试每一个正反器23在接收到“0”输入时是否会转态为“0”，此时逻辑闸271输出应维持在“0”，若维持在“1”即能确定其中有至少一个正反器23维持在“1”状态不会随输入而转态。
是以，判断逻辑闸271的输出即能断定资料缓冲器20中有无正反器23损坏。同样的，修补单元26亦是以此法测试。
而前述测试的结果有下列情况若为资料缓冲器20的正反器23损坏的情况，则由修补单元26对该损坏的正反器23作单一替代或是全部替代。若为数据缓冲器20的正反器23损坏且修补单元26亦损坏，则表示该数据缓冲器20处于不可修复的状态，只能放弃该资料缓冲器20。若是资料缓冲器20的正反器23动作正常，即不论修补单元26是否损坏，皆因此数据缓冲器20能正常运作，将不必论究修补单元26是否有损坏。
在修补的动作上，如前述，测试平台25会产生一“0”位信号至各个位，以测试每一个正反器23在接收到“1”输入时是否会转态为“0”，若其中一正反器23发生损坏无法转态，则可视该“0”位系位于测试位讯号的第几个位，其意谓着损坏的正反器23位置，该重配置单元272将记录此损坏正反器23的位置，并且将修补单元26内的一正反器位置重对应至损坏的正反器23，在下一次资料写入或读出时，将控制数据经由修补单元26进出，而维持数据缓冲器20的正常运作。
在1C中各组成单元间的数据传递，因此每一个单元均必须有数据缓冲器20的设置，如图8所示，假设，当第一单元30经测试后发现内部的资料缓冲器31的正反器有错误发生，或是该资料输入线50失效无法传递资料时，依据前述，已经测试出并由修补单元所替代，第二单元40所接收的数据源即必须是由第一单元30的数据缓冲器31内的修补单元的内存值，否则运算势必发生错误，因此第一单元30的测试结果将是以，判断逻辑闸271的输出即能断定资料缓冲器20中有无正反器23损坏。同样的，修补单元26亦是以此法测试。
而前述测试的结果有下列情况若为资料缓冲器20的正反器23损坏的情况，则由修补单元26对该损坏的正反器23作单一替代或是全部替代。若为数据缓冲器20的正反器23损坏且修补单元26亦损坏，则表示该数据缓冲器20处于不可修复的状态，只能放弃该资料缓冲器20。若是资料缓冲器20的正反器23动作正常，即不论修补单元26是否损坏，皆因此数据缓冲器20能正常运作，将不必论究修补单元26是否有损坏。
在修补的动作上，如前述，测试平台25会产生一“0”位信号至各个位，以测试每一个正反器23在接收到“1”输入时是否会转态为“0”，若其中一正反器23发生损坏无法转态，则可视该“0”位系位于测试位讯号的第几个位，其意谓着损坏的正反器23位置，该重配置单元272将记录此损坏正反器23的位置，并且将修补单元26内的一正反器位置重对应至损坏的正反器23，在下一次资料写入或读出时，将控制数据经由修补单元26进出，而维持数据缓冲器20的正常运作。
在1C中各组成单元间的数据传递，因此每一个单元均必须有数据缓冲器20的设置，如图8所示，假设，当第一单元30经测试后发现内部的资料缓冲器31的正反器有错误发生，或是该资料输入线50失效无法传递资料时，依据前述，已经测试出并由修补单元所替代，第二单元40所接收的数据源即必须是由第一单元30的数据缓冲器31内的修补单元的内存值，否则运算势必发生错误，因此第一单元30的测试结果将作为第二单元40的多任务器的选择控制信号，即当第一单元30发生错误时，控制第二单元40只能透过修补数据线51接收由第一单元30的修补单元传来之数据，同样的，第二单元40若与其它单元数据链路时，若发生错误亦藉以限定其它单元仅能透过修补数据线接受第二单元40的修补单元送来之数据；以此类推。因此本发明即构成了资料缓冲器的网状修补结构，此乃现有修补方式所无法达成的功效。
如上述，可以整合出测试模式具有下列步骤(如图7所示)步骤a、进入测试模式；测试平台产生一组所有位均设定为“1”的测试位信号，分别输入各个正反器；步骤b、若逻辑闸所整合的正反器输出为“0”，即表示至少有一正反器，维持在“0”无法转态，令修补单元去替代正反器；步骤c。若逻辑闸所整合的正反器输出为“1”，测试平台再产生一“0”位由最高位逐步位移至最低位，以判断各个正反器能否正常转态；步骤d、若逻辑闸所整合的正反器输出出现“1”，即表示该位所在地址对应的正反器无法正常转态；步骤e、依据重配置单元的记录令修补单元替代该损坏的正反器或全部正反器。
步骤f、逻辑闸所整合的正反器输出作为下一资料缓冲器的多任务器的选择控制信号，使其输入限定为前一数据缓冲器的修补单元的输出。
综上所述，本发明所提供的具自我测试与修复功能的资料缓冲器架构及其运作方法，利用传统IC设计方式所不允许的闸化时钟信号，使IC在不运作时不消耗电力，及减少IC所需的逻辑闸数量，并且对于IC制作时所产生的正反器缺陷予以自动测试与修补，进而节省厂商的测试费用与维持资料缓冲器的正常运作。
权利要求
1.一种具自我测试与修复功能的资料缓冲器架构，主要系于开机后控制权尚未交予操作系统前的激活时间内，激活一测试平台至资料缓冲器进行测试，并于发现错误实时修复；其特征在于该资料缓冲器(20)包括有一多任务器(24)，系由测试平台(25)产生的测试模式信号或正反器测试的结果控制输入，用以选择正常资料或修补资料或测试位信号进入；多个正反器(23)，系用以暂存资料，每一正反器(23)的输入系连结于多任务器(24)的输出，每一正反器(23)的输出系连结于缓冲器重配置管理器(27)；一修补单元(26)，系受缓冲器重配置管理器(27)控制，于测试出正反器(23)至少有一损坏时，用以替代损坏的或是全部的正反器(23)；一缓冲器重配置管理器(27)，其内设有一重配置单元(272)，于测试模式期间记录损坏的正反器(23)地址，并将修补单元(26)内重配置于该发生错误正反器(23)的地址，使资料的存取动作由修补单元(26)作部分或全部取代。
2.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该正反器(23)系使用闸化时钟信号作为工作频率。
3.如权利要求2所述的具自我测试与修复功能的资料缓冲器架构，其中该闸化时钟信号系由控制正反器(23)资料写入的写入致能信号经延迟后所形成的延迟写入致能信号，及系统的时钟信号经延迟所形成的延迟致能信号，经一逻辑闸(271)整合形成。
4.如权利要求3所述的具自我测试与修复功能的资料缓冲器架构，其中该时钟信号系经由配对延迟缓冲器所延迟。
5.如权利要求3所述的具自我测试与修复功能的资料缓冲器架构，其中该逻辑闸(271)系与门。
6.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该正反器(23)为D型正反器。
7.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该多任务器(24)系时间配对延迟多任务器，以使输入资料取得与闸化时钟信号的同步。
8.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该测试模式信号系对应于正反器(23)数量的测试位信号，且该测试位信号的最低位回授至最高位，分别输入每一个正反器(23)以检测是否能正常转态。
9.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该修补单元(26)设有少于或等于资料缓冲器(20)总正反器数量的正反器(23)。
10.如权利要求1所述的具自我测试与修复功能的资料缓冲器架构，其中该缓冲器重配置管理器(27)更包括有一逻辑闸(271)，用以整合所有正反器(23)的输出值作为多任务器(24)的输入选择控制信号。
11.如权利要求10所述的具自我测试与修复功能的资料缓冲器架构，其中该逻辑闸(271)输出系作为下一资料缓冲器的多任务器(24)的选择控制信号，使前一资料缓冲器发生损坏时，限定多任务器(24)选择前一数据缓冲器的修补单元(26)输出数据，藉以构成网状修补。
12.一种具自我测试与修复功能的资料缓冲器运作方法，该自我测试系于每一次系统开机后进入测试模式，并产生测试模式信号，其特征在于包括有下列步骤a、进入测试模式；测试平台产生一组所有位均设定为“1”的测试位信号，分别输入各个正反器(23)；b、若所有的正反器(23)输出为“0”，即表示至少有一正反器(23)维持在“0”无法转态，令修补单元(26)去替代正反器(23)；c、若所有的正反器输出为“1”，测试平台再产生一“0”位由最高位逐步位移至最低位，以判断各个正反器(23)能否正常转态；d、若其中一正反器(23)输出出现“1”即表示该位所在位置所对应的正反器(23)无法正常转态；e、依据重配置单元(272)的记录令修补单元(26)替代该损坏的正反器或全部正反器(23)。
全文摘要
本发明系有关一种具自我测试与修复功能的资料缓冲器架构及其运作方法,包括有多个用以储存资料的正反器、多任务器、测试平台、修补单元及缓冲器重配置管理器;利用测试平台产生测试信号检测备正反器,并于发现损坏透过修补单元替代受损的正反器储存数据,及缓冲器重配置管理器将损坏的正反器地址重配置于修补单元,使资料缓冲器不论因任何原因受损均能维持正常运作;并且透过电路布局的方式及精密的时间延迟计算,以现有技术不允许的闸化时钟信号作为构成资料缓冲器的正反器工作频率,藉以降低IC在不运作时的电力消耗,及大幅缩小资料缓冲器的制作面积与逻辑闸数。
文档编号G06F11/34GK1347032SQ0113467
公开日2002年5月1日 申请日期2001年11月9日 优先权日2001年11月9日
发明者后健慈 申请人:后健慈