专利名称：一种设定显示驱动电路的像素时钟脉冲的方法
技术领域：
本发明提供一种设定时钟脉冲信号的方法，尤指一种设定显示驱动电路的像素时钟脉冲的方法。
背景技术：
随着电脑装置的普及，相关电脑技术也随之迅速发展以促进电脑装置的实用性以及便利性。近年来，由于中央处理器(central processing unit，CPU)的执行速度正式迈进千兆赫(gigahertz，GHz)的世代，所以电脑装置本身即具有强大的数据处理能力，因此，一般使用者不再仅将电脑装置视为工作上的帮手，而逐渐定位该电脑装置为家庭中的娱乐设施之一。此外，随着电脑多媒体技术发展与应用，电脑装置中主要用来负责影像输出的显示器(monitor)与显示卡(graphics card)也逐渐成为一般使用者购买电脑装置的重要考虑因素之一。一般而言，为了符合熟知即插即用(plug&play，PNP)的规格，显示器包含有一显示数据通道(display data channel，DDC)，其是用来建立该电脑装置的主机(host)与该电脑装置的显示器之间的信息通道，亦即该显示器会将其硬件规格数据直接传输给该主机中的显示卡，所以该显示卡便可得知该显示器的硬件规格，例如最大水平扫描频率，与最大垂直刷新频率等资讯。过去，由于各厂牌的显示卡对于显示器的显示模式的设定方式不同，因此往往造成彼此间相容性的问题，例如一应用程式是经由该显示卡上的基本输入/输出系统(basic input/output system，BIOS)的内建指令来建立该应用程式与该显示卡的硬件间的介面，然而对于不同的显示卡而言，由于两不同的显示卡的基本输入/输出系统的内建指令并不一致，所以使得该应用程式无法顺利地应用于两不同的显示卡，因此影像电子工程标准协会(video electronic standards association，VESA)便制订一VESA基本输入输出系统扩展(VESA bios extension，VBE)来统一显示卡上基本输入/输出系统的内建指令。此外，该基本输入/输出系统另预设有该显示卡可支援的不同显示模式设定值，每一显示模式设定值包含有水平扫描频率，垂直刷新频率，分辨率(resolution)，以及色彩灰度数等数据。
请参阅图1，图1为熟知电脑装置10的功能方块图。电脑装置10包含有一中央处理器12，一存储器14(memory)，一芯片组15，一显示驱动电路(display driving circuit)16，以及一显示装置18(例如一显示器)。电脑装置10经由一开机程序(poweron self test，POST)，将一操作系统(operating system)20载入于存储器14，并由芯片组15进一步进行存取以控制电脑装置10的运作，而显示驱动电路16是用来驱动显示装置18上的多个像素22以显示一影像(image)。当一使用者透过操作系统20而变更显示装置18的显示模式设定时，用来驱动该显示装置18的显示驱动电路16便会依据上述VBE的规范来重新设定一像素时钟脉冲(pixel clock)，其中该像素时钟脉冲是控制每一像素的灰度设定的时序(timing)。举例来说，当该使用者设定显示装置18的分辨率为1024×768时，如业界所熟知，显示装置18实际上扫描其屏幕(screen)的区域(例如1360×802)是大于该使用者所设定的可视区域1024×768，若使用者透过操作系统20而于对应1024×768的显示模式中设定所要的垂直刷新频率(refreshrate)为60赫兹(Hz)时，则所需的预定像素时钟脉冲的频率为1360×802×60赫兹，即为65443200赫兹。上述运算的原理简述如下，由于显示装置18上一画面中包含有1360×802个需要扫描的像素，而垂直刷新频率为60赫兹，因此每秒必须完成60个画面的扫描，所以每秒总共必须完成65443200个像素的灰度设定，亦即像素时钟脉冲的频率为1360×802×60赫兹。然而，对于显示驱动电路16而言，其是使用一硬件电路(例如一时钟脉冲产生器24)来设定该像素时钟脉冲，由于时钟脉冲产生器24无法准确地产生上述经由运算所求出的频率(65443200赫兹)，因此显示驱动电路16的基本输入/输出系统26必须执行一时钟脉冲设定程序28来使控制时钟脉冲产生器24输出趋近该频率(65443200赫兹)的时钟脉冲信号以作为显示驱动电路16的实际像素时钟脉冲，而时钟脉冲产生器24是经由一振荡电路(oscillator)30所输出的参考时钟脉冲来产生该实际像素时钟脉冲，其操作详述于后。
如前所述，由于显示驱动电路16的时钟脉冲产生器24本身无法准确地输出对应一显示模式所计算出的预定像素时钟脉冲，因此如业界所熟知，该显示驱动电路16必须依据时钟脉冲产生器24本身硬件规格来产生一趋近该预定像素时钟脉冲的实际像素时钟脉冲，一般而言，该时钟脉冲产生器可包含有分频电路(frequency divider)以及锁相电路(phase lock loop)等元件以依据振荡电路30输出的参考时钟脉冲，来产生该实际像素时钟脉冲。此外，振荡电路30可以是一石英振荡器(crystal oscillator)，用来产生14.318兆赫(megahertz，Mhz)的参考时钟脉冲，而输入该时钟脉冲产生器24。换句话说，上述时钟脉冲产生器24的操作可视为依据一预定运算式来转换该参考时钟脉冲成为该实际像素时钟脉冲，举例来说，实际像素时钟脉冲的时钟脉冲值CLKcal等于该参考时钟脉冲CLKref的时钟脉冲值与该预定运算式(M+2)/[(N+2)*2R]的乘积。熟知设定像素时钟脉冲的操作流程(亦即时钟脉冲设定程序28的执行)则如图2流程图所绘，首先，设定数值N等于一初始值MINn(步骤102)，然后判断数值N是否小于一临界值MAXn(步骤104)，步骤104主要是用来决定对应数值N的循环(loop)运算是否结束，若数值N大于该临界值MAXn，则结束对应数值N的循环运算而开始透过该时钟脉冲产生器24来设定像素时钟脉冲(步骤136)，反之，若数值N小于该临界值MAXn，则设定数值M等于一初始值MINm(步骤106)，然后再判断数值M是否小于一临界值MAXm(步骤108)。同样地，步骤108是用来决定对应数值M的循环运算是否结束，若数值M大于该临界值MAXm，则结束对应数值M的循环运算，并使数值N递增1(步骤110)，反之，若数值M小于该临界值MAXm，则计算参考时钟脉冲的时钟脉冲值CLKref与一比例值的乘积Vco(步骤112)，而该比例值是为(M+2)/(N+2)。对照该预定运算式(M+2)/[(N+2)*2R]可知，乘积Vco仍需除以2R，因此于步骤112完成后，先设定数值R等于一初始值MINr(步骤114)，并判断数值R是否小于一临界值MAXr(步骤116)，步骤116是用来决定对应数值R的循环运算是否结束，若数值R大于该临界值MAXr，则结束对应数值R的循环运算，并使数值M递增1(步骤118)，反之，若数值R小于该临界值MAXr，则计算该乘积Vco除以一除数2R的运算结果CLKcal(步骤120)，而该运算结果CLKcal可能即为实际像素时钟脉冲的时钟脉冲值，因此必须经由后续比较程序来加以判定。所以，先判断数值M、N、R是否分别为MINm、MINn、MINr，若是，则表示步骤120所求出运算结果CLKcal是为熟知设定像素时钟脉冲流程的第一个输出结果，因此将该运算结果CLKcal作为一最佳运算结果CLKbest的初始值(步骤130)，反之，若数值M、N、R并非分别为MINm、MINn、MINr，则依据该运算结果CLKcal与该预定像素时钟脉冲CLKp计算一第一差值D1(步骤124)，以及依据一最佳运算结果CLKbest与该预定像素时钟脉冲CLKp计算一第二差值D2(步骤126)，最后判断该第一差值D1是否小于该第二差值D2(步骤128)。若该第一差值D1小于该第二差值D2，则表示运算结果CLKcal小于目前所记录的最佳运算结果CLKbest，因此使用运算结果CLKcal来刷新(update)该最佳运算结果CLKbest(步骤130)，并同时记录对应该最佳运算结果CLKbest的数值M、N、R，以及使数值R递增1而回到步骤116以继续对应数值R的循环运算；相反地，若该第一差值D1大于该第二差值D2，则表示目前所记录的最佳运算结果CLKbest是小于运算结果CLKcal而不需更动，因此随后使数值R递增1而回到步骤116以继续对应数值R的循环运算。上述流程包含有对应数值M、N、R的三层循环架构，当三层循环均完成运算时，依据该预定运算式(M+2)/[(N+2)*2R]，此时该最佳运算结果CLKbest所记录的数值是最趋近该预定像素时钟脉冲，举例来说，若数值M、N、R的范围分别为1～128，则表示对应数值N的循环每执行1次时，对应数值M的循环需执行128次，而对应数值M的循环每执行1次时，对应数值R的循环需执行128次，因此当三层循环均完成运算，表示于上述流程中总共计算出128*128*128个运算结果CLKcal，然而经由步骤124、126、128、130、132，可知最后仅记录该最佳运算结果CLKbest与其相对应的数值M、N、R，其中该数值M、N、R是用来输入该时钟脉冲产生器24以控制该实际像素时钟脉冲等于该最佳运算结果CLKbest(步骤136)。
由于显示卡上基本输入/输出系统的记忆容量有限，亦即仅包含64k位组(byte)的大小，显示卡上基本输入/输出系统的程式码会于开机时记录于存储器14的存储器位置C0000H至D0000H中。对于步骤120而言，其程式码必须包含有除数2R的乘幂运算，然后再进行被除数(乘积Vco)与除数2R的除法运算以求出一商数(quotient)与一余数(remainder)，然而像素时钟脉冲的设定过程并不需该余数，因此熟知技术仅保留该商数以设定该运算结果CLKcal，由上所述，熟知技术的运算复杂度高，所以时钟脉冲设定程序28所对应的程式码长度较长而会占用基本输入/输出系统26较多可用记忆容量，因此便无法于基本输入/输出系统26的有限记忆容量中添加其他程式码来扩充显示驱动电路16的功能。此外，电脑装置10的中央处理器12执行上述运算时亦需大量使用堆栈(stack)来于存储器14中进行相关堆栈数据存入(push)与堆栈数据取出(pop)的操作，由于该存储器14中某些记忆区段(segment)是为保留(reserved)的记忆空间，若该堆栈于存入数据时使用到该存储器14中的保留记忆区段，则该存入数据会覆盖(overwrite)原先该保留记忆区段所储存的数据，因此可能造成电脑装置10产生无法预期的当机，或者当该堆栈于存入数据时使用到该存储器14中的保留记忆区段，而该中央处理器12稍后存入一数据以刷新该保留记忆区段所记录的数据时，会同时改变原先该堆栈记录于该保留记忆区段的数据，因此，于上述计算该运算结果CLKcal的过程中，当由该堆栈中取出原先记录于该保留记忆区段的数据时，则因为错误的数据内容而影响该运算结果CLKcal。此外，步骤124、126是分别计算第一差值D1与第二差值D2，并经由步骤128来比较两差值D1、D2，同时步骤130是以该运算结果CLKcal来设定该最佳运算结果CLKbest以便步骤126可用来计算第二差值D2，因此若该运算结果CLKcal是以32位来表示，则上述运算不但繁复，且会使用大量的堆栈空间。
发明内容
因此本发明的主要目的在于提供一种设定显示驱动电路的像素时钟脉冲的方法，其具有较低的运算复杂度(complexity)，以解决上述问题。
本发明的权利要求书提供一种设定显示驱动电路的像素时钟脉冲的方法，适用于一显示装置上，该方法包含有(a)读取该显示装置所设定显示模式的一预定像素时钟脉冲值；(b)产生一参考时钟脉冲值，并以多个比例值调整该参考时钟脉冲值，以产生多个运算值；(c)以多个第一数值R来将各运算值向右位移R位，以产生对应于该运算值的多个商值；(d)比较这些商值与该预定像素时钟脉冲值的差值，以决定一最佳商值；以及(e)以产生该最佳商值的这些比例值及对应该第一数值R的组合，来产生的一实际像素时钟脉冲。
如上所述，比例值使用多个第二数值M以及多个第三数值N来产生，第二数值M是用来放大该参考时钟脉冲值，第三数值N是用来缩小该参考时钟脉冲值，例如使用(M+2)/(N+2)作为该比例值，其中第二数值M以及第三数值N均为整数。而这些商值是利用这些第二数值M、这些第三数值N以及这些第一数值R，以不同循环方式进行各种不同组合来产生。此外在步骤(d)是包括以第一次运算所产生的该商值与该预定像素时钟脉冲值的差值，作为一最小差值；当后面运算所产生的这些商值与该预定像素时钟脉冲值的差值，小于该最小差值时，则由后来的差值取代为该最小差值，直到最后决定的该最小差值后，才得出该最小差值所对应商值为该最佳商值。
当然，上述步骤(b)与步骤(c)可进行互换，因此本发明另外提供一种设定显示驱动电路的像素时钟脉冲的方法，适用于一显示装置上，该方法包含有(a)读取该显示装置所设定显示模式的一预定像素时钟脉冲值；(b)产生一参考时钟脉冲值，并以多个第一数值R来将该参考时钟脉冲值右位移R位，以产生多个商值；(c)以多个比例值调整这些商值，以产生多个运算值；(d)比较这些运算值与该预定像素时钟脉冲值的差值，以决定一最佳运算值；以及(e)以产生该最佳运算值的这些比例值及对应该第一数值R的组合，来产生的一实际像素时钟脉冲。
图1为熟知电脑装置的功能方块图。
图2为熟知设定像素时钟脉冲的方法的流程图。
图3为本发明设定像素时钟脉冲的方法的流程图。
图示的符号说明10电脑装置 12中央处理器14存储器 15芯片组16显示驱动电路 18显示装置20操作系统 22像素24时钟脉冲产生器 26基本输入/输出系统28时钟脉冲设定程序 30振荡电路具体实施方式
请参阅图1与图3，图3为本发明设定像素时钟脉冲的方法的流程图。本发明设定像素时钟脉冲的方法是应用于图1所示的电脑装置10上，其中时钟脉冲产生器16是设置于一显示芯片(video chip)中，且包含该显示芯片的显示驱动电路16是为一显示卡(graphics card)，或者包含该显示芯片的显示驱动电路16是设置于一主机板(motherboard)上。此外，电脑装置10中各元件的运作如前所述，因此于此不再重复赘述。本发明设定像素时钟脉冲的方法包含有下列步骤步骤200开始；步骤202设定数值N等于一初始值MINn；步骤204判断数值N是否小于一临界值MAXn？若是，则执行步骤206，否则执行步骤234；步骤206设定数值M等于一初始值MINm；步骤208判断数值M是否小于一临界值MAXm？若是，则执行步骤212，否则执行步骤210；步骤210数值N递增1，回到步骤204；步骤212计算一参考时钟脉冲的时钟脉冲值CLKref与一比例值(scalingfactor)的乘积Vco，而该比例是由数值M、N所构成，亦即该比例为(M+2)/(N+2)；步骤214设定数值R等于一初始值MINr；步骤216判断数值R是否小于一临界值MAXr？若是，则执行步骤220，否则执行步骤218；步骤218数值M递增1，回到步骤208；步骤220计算一运算结果CLKcal，其是为该乘积Vco向右位移R个位；步骤222依据该运算结果CLKcal与一预定像素时钟脉冲CLKp计算一差值D；步骤224数值M、N、R是否分别为MINm、MINn、MINr？若是，则执行步骤228，否则执行步骤226；步骤226判断该差值D是否小于一最小差值DIFF？若是，则执行步骤228，否则执行步骤232；步骤228设定该差值D为该最小差值DIFF；步骤230记录对应该最小差值DIFF的数值M、N、R；步骤232数值R递增1，回到步骤216；步骤234使用对应该最小差值DIFF的数值M、N、R来设定像素时钟脉冲；步骤236结束。
如业界所熟知，由于显示驱动电路16的时钟脉冲产生器24本身无法准确地输出对应一显示模式所算出的预定像素时钟脉冲，因此该显示驱动电路16必须依据时钟脉冲产生器24本身硬件规格来产生一趋近该预定像素时钟脉冲的实际像素时钟脉冲，一般而言，该时钟脉冲产生器可包含有分频电路以及锁相电路等元件以依据振荡电路30输出的参考时钟脉冲产生该实际像素时钟脉冲，或者该时钟脉冲产生器可依据电脑装置10输入显示驱动电路16的系统时钟脉冲，总线时钟脉冲等信号来作为参考时钟脉冲，均属本发明的范畴。换句话说，上述时钟脉冲产生器24的操作可视为依据一预定运算式来转换该参考时钟脉冲为该实际像素时钟脉冲，例如，实际像素时钟脉冲的时钟脉冲值等于该参考时钟脉冲的时钟脉冲值与该预定运算式(M+2)/[(N+2)*2R]的乘积。本发明设定像素时钟脉冲的操作流程(亦即时钟脉冲设定程序28的执行)则叙述如下，当基本输入/输出系统26侦测到显示装置18的显示模式设定时，便先判断对应该显示模式设定的预定像素时钟脉冲CLKp。然后，如图3所绘示，开始设定数值N等于一初始值MINn(步骤202)，并判断数值N是否小于一临界值MAXn(步骤204)，步骤204主要是用来决定对应数值N的循环(loop)运算是否已结束，若数值N大于该临界值MAXn，则结束对应数值N的循环运算而开始透过该时钟脉冲产生器24来设定像素时钟脉冲(步骤234)，反之，若数值N小于该临界值MAXn，则设定数值M等于一初始值MINm(步骤206)。然后，判断数值M是否小于一临界值MAXm(步骤208)，同样地，步骤208是用来决定对应数值M的循环运算是否结束，若数值M大于该临界值MAXm，则结束对应数值M的循环运算，并使数值N递增1(步骤210)，反之，若数值M小于该临界值MAXm，则计算参考时钟脉冲的时钟脉冲值CLKref与一比例值的乘积Vco(步骤212)，而该比例是为(M+2)/(N+2)。对照该预定运算式(M+2)/[(N+2)*2R]可知，乘积Vco仍需除以2R，因此于步骤212完成后，设定数值R等于一初始值MINr(步骤214)，并判断数值R是否小于一临界值MAXr(步骤216)，步骤216是用来决定对应数值R的循环运算是否结束，若数值R大于该临界值MAXr，则结束对应数值R的循环运算，并使数值M递增1(步骤218)，反之，若数值R小于该临界值MAXr，则计算该乘积Vco向右位移R个位所产生的运算结果CLKcal(步骤220)。请注意，本实施例中，乘积Vco除以2R的运算是以位位移(bit shifing)的方式来实施，该运算结果CLKcal可能即为实际像素时钟脉冲的时钟脉冲值，因此必须再经由后续比较程序来加以判定。所以，先依据该运算结果CLKcal与一预定像素时钟脉冲CLKp计算出一差值D(步骤222)，然后判断数值M、N、R是否分别为MINm、MINn、MINr(步骤224)，若是，则表示步骤220所求出差值D是为本发明设定像素时钟脉冲流程的第一个差值输出结果，因此便将该差值D作为一最小差值DIFF的初始值(步骤228)，反之，若数值M、N、R并非分别为MINm、MINn、MINr，则依据判断该差值D是否小于该最小差值DIFF(步骤226)，若该差值D小于该最小差值DIFF，则使用该差值D来刷新(update)该最小差值DIFF(步骤228)，并同时记录对应该最小差值DIFF的数值M、N、R(步骤230)，以及使数值R递增1(步骤232)而回到步骤216以继续对应数值R的循环运算；相反地，若该差值D大于该最小差值DIFF，则表示目前所记录的最小差值DIFF不需更动，因此随后使数值R递增1(步骤232)而回到步骤216以继续对应数值R的循环运算。上述流程包含有对应数值M、N、R的三层循环架构，当三层循环均完成运算时，依据该预定运算式(M+2)/[(N+2)*2R]，此时该最小差值DIFF所对应的数值M、N、R经由该预定运算式可得到最趋近该预定像素时钟脉冲的时钟脉冲信号。举例来说，若数值M、N、R的范围分别为1～128，则表示对应数值N的循环每执行1次时，对应数值M的循环需执行128次，而对应数值M的循环每执行1次时，对应数值R的循环需执行128次，因此当三层循环均完成运算，表示于上述流程中总共计算出128*128*128个差值D，然而经由步骤226、228、230、232，本实施例最后仅记录该最小差值DIFF与其相对应的数值M、N、R，而该数值M、N、R是用来输入时钟脉冲产生器24以控制该实际像素时钟脉冲(步骤234)。
请注意，本实施例中，对应数值M的循环运算(步骤208)是设置于对应数值N(步骤204)的循环运算中，以及对应数值R的循环运算(步骤216)是设置于对应数值M(步骤208)的循环运算中，然而，亦可调整对应数值M、N、R的循环运算的处理顺序，例如对应数值N的循环运算是设置于对应数值M的循环运算中，以及对应数值R的循环运算是设置于对应数值N的循环运算中，或是其他不同的循环运算顺序，换句话说，参考时钟脉冲的时钟脉冲值CLKref可先经由数值M或数值N调整其缩放比例而产生运算值，然后再经由数值R对该运算值进行位位移处理而产生商值，最后再进行比较程序，或是参考时钟脉冲的时钟脉冲值CLKref可先经由数值R来进行位位移处理而产生商值，然后经由数值M或数值N调整该商值的缩放比例而输出运算值，最后再进行比较程序，上述均属本发明的范畴。
由于Vco/2R的余数与运算结果CLKcal无关，因此本实施例在不需考虑余数的情形下，乘积Vco除以2R的运算是以位位移的方式来快速地得到该运算结果CLKcal，因此可大幅降低运算复杂度以及时钟脉冲设定程序28的程式码的大小。由于运算复杂度降低，所以存储器所使用的堆栈容量亦随之降低而避免占用熟知保留记忆区段，亦即可降低电脑装置10当机的发生机率。此外，本实施例的步骤226是以差值D来与最小差值DIFF进行比较，以及步骤228是记录最小差值DIFF，明显地，差值D以及最小差值DIFF所对应的位长度比运算结果CLKcal小，因此于本实施例中，上述比较运算的复杂度低，因此所对应的程式码较少，并且于运算过程中可同时降低存储器的堆栈用量。
相较于熟知技术，本发明设定像素时钟脉冲的方法利用位位移的方式来进行除法运算以快速地求出一商数，并经由该商数与一预定像素时钟脉冲的时钟脉冲值计算一差值D，最后使用该差值D来与一最小差值DIFF进行比较以决定是否刷新该最小差值DIFF，此外，同时记录对应该最小差值DIFF的数值M、N、R。当完成对应数值M、N、R的循环运算后，依据对应该最小差值DIFF的数值M、N、R来控制一时钟脉冲产生器输出一实际像素时钟脉冲以驱动一显示装置上的像素。所以，本发明设定像素时钟脉冲的方法由于具有较低的运算复杂度而使所需程式码长度减少，因此可使一显示驱动电路上的基本输入/输出系统可容纳其他程式码以增加该显示驱动电路的功能，且因为较低的运算复杂度而降低堆栈容量的使用，因此避免因为堆栈空间过大而占用熟知存储器中的保留区段，并可一并解决熟知非预期当机的问题。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明专利的涵益范围。
权利要求
1.一种设定显示驱动电路的像素时钟脉冲的方法，适用于一显示装置上，该方法包含有(a)读取该显示装置所设定显示模式的一预定像素时钟脉冲值；(b)产生一参考时钟脉冲值，并以多个比例值调整该参考时钟脉冲值，产生多个运算值；(c)使用多个第一数值R来将各运算值向右位移R位，产生对应于该运算值的多个商值；(d)比较这些商值与该预定像素时钟脉冲值的差值，以决定一最佳商值；以及(e)使用产生该最佳商值的比例值及相对应第一数值R的组合，来产生的一实际像素时钟脉冲。
2.如权利要求1所述的设定显示驱动电路的像素时钟脉冲的方法，其中步骤(b)的这些比例值使用多个第二数值M以及多个第三数值N来产生，这些第二数值M是用来放大该参考时钟脉冲值，这些第三数值N是用来缩小该参考时钟脉冲值。
3.如权利要求2所述的设定显示驱动电路的像素时钟脉冲的方法，这些比例值是为(M+2)/(N+2)产生，其中这些第二数值M以及这些第三数值N均为整数。
4.如权利要求2所述的设定显示驱动电路的像素时钟脉冲的方法，其中这些商值是利用这些第二数值M、这些第三数值N以及这些第一数值R，以不同循环方式进行各种不同组合来产生。
5.如权利要求4所述的设定显示驱动电路的像素时钟脉冲的方法，其中步骤(d)是包括以第一次运算所产生的该商值与该预定像素时钟脉冲值的差值，作为一最小差值；当后面运算所产生的该商值与该预定像素时钟脉冲值的差值，小于该最小差值时，则由后来的差值取代为该最小差值，直到最后决定的该最小差值后，才得出该最小差值所对应商值为该最佳商值。
6.一种设定显示驱动电路的像素时钟脉冲的方法，适用于一显示装置上，该方法包含有(a)读取该显示装置所设定显示模式的一预定像素时钟脉冲值；(b)产生一参考时钟脉冲值，并以多个第一数值R来将该参考时钟脉冲值右位移R位，产生多个商值；(c)使用多个比例值调整这些商值，产生多个运算值；(d)比较这些运算值与该预定像素时钟脉冲值的差值，以决定一最佳运算值；以及(e)使用产生该最佳运算值的比例值及相对应第一数值R的组合，来产生的一实际像素时钟脉冲。
7.如权利要求6所述的设定显示驱动电路的像素时钟脉冲的方法，其中步骤(c)的这些比例值使用多个第二数值M以及多个第三数值N来产生，这些第二数值M是用来放大该参考时钟脉冲值，这些第三数值N是用来缩小该参考时钟脉冲值。
8.如权利要求7所述的设定显示驱动电路的像素时钟脉冲的方法，这些比例值是为(M+2)/(N+2)产生，其中这些第二数值M以及这些第三数值N均为整数。
9.如权利要求8所述的设定显示驱动电路的像素时钟脉冲的方法，其中这些运算值是利用这些第二数值M、这些第三数值N以及这些第一数值R，以不同循环方式进行各种不同组合来产生。
10.如权利要求9所述的设定显示驱动电路的像素时钟脉冲的方法，其中步骤(c)是包括以第一次运算所产生的该运算值与该预定像素时钟脉冲值的差值，作为一最小差值；当后面运算所产生的该运算值与该预定像素时钟脉冲值的差值，小于该最小差值时，则由后来的差值取代为该最小差值，直到最后决定的该最小差值后，才得出该最小差值所对应运算值为该最佳运算值。
全文摘要
本发明提供一种设定显示驱动电路的像素时钟脉冲的方法，该显示驱动电路包含有一基本输入/输出系统用来控制一时钟脉冲产生器产生像素时钟脉冲。该方法包含有读取一显示模式的预定像素时钟脉冲值，使用多个比例值调整一参考时钟脉冲值以产生多个运算值，使用多个数值R来将各个运算值向右位移R位以产生多个商值，比较该多个商值与该预定像素时钟脉冲值之间的多个差值，以决定一最佳商值，以及依据该最佳商值的相对应比例值与相对应运算值向右位移的位数来控制该时钟脉冲产生器所产生的实际像素时钟脉冲。
文档编号G06F5/01GK1438557SQ0310850
公开日2003年8月27日 申请日期2003年3月28日 优先权日2003年3月28日
发明者王志豪 申请人:威盛电子股份有限公司