专利名称：处理装置、存储卡装置及操作和制造处理装置的方法
技术领域：
本发明涉及一种处理装置、存储卡装置及用于操作和制造处理装置的方法。
背景技术：
包括处理单元和存储单元的处理装置已经是公知的。例如，诸如计算机或消费电子装置的电子装置包括微处理器和BIOS(基本输入输出系统)存储单元，其中BIOS(基本输入输出系统)存储单元又包括在向微处理器供以操作电压之后也就是开启该装置之后执行的处理指令。
所述类型的处理装置的另一示倒是存储卡装置，例如闪存卡，其中通过用作处理单元的集成微控制器来访问非易失性存储单元。
在启动和操作这种处理装置期间，会出现暂时的问题或故障。例如，使存储单元达到操作状态所需的时间要多于使处理单元达到操作状态所需的时间。
因暂时故障，处理单元会从存储单元接收不到数据或接收到非期望数据值，这时处理单元通常会执行一些不希望执行的操作，这通常会导致整个处理装置出现故障。
例如，在将该装置连接到主系统之后，存储卡装置会试图访问其存储单元，这时存储卡装置可能会崩溃，因为在首次访问时主系统向存储卡装置的电源供给不稳定。结果，存储卡装置不能如主系统期望的那样作出反应，并且不能用于存储、接收或发送数据。
为了克服这些问题及类似问题，可以设计一种独立式检测电路，该独立式检测电路能够检测暂时的故障或者错误。检测时，检测电路则能够停止处理单元，例如通过向处理单元提供适当的控制信号或者通过停止处理装置的时钟信号。
然而，这种检测电路需要额外的电子元件，因此需要占据处理装置中的空间。结果，使得处理装置变得愈加复杂，从而更加昂贵。
这种技术方案的另一缺点是，一旦完成处理装置的设计之后，就不能作任何改动。例如，在完成处理装置的设计阶段之后，就不可能引入新的调整操作(fixing operation)以响应于检测到的暂时问题。
一方面，本发明描述了一种具有简单灵活设计的处理装置，其能够执行调整操作。在另一个方面中，本发明提供一种具有简单灵活设计的存储卡装置，其能够执行调整操作。在另一个方面中，本发明描述了一种用于操作和制造根据本发明的该处理装置的方法。
发明内容
根据本发明的第一实施例，提供一种处理装置，包括处理单元，该处理单元用于执行从指令输入部接收的预定处理指令组，该组处理指令包括用于启动调整操作的至少一个预定处理指令，还包括存储单元，该存储单元具有用于存储数据值的多个存储元件、用于检测存储元件的数据值的检测单元以及数据输出部，用于在成功检测时提供存储单元的检测数据值给数据输出部或者在不成功检测时提供预定数据值给数据输出部，该数据输出部可操作地耦合到指令输入部，其中一旦通过处理单元执行，则预定数据值就映射到适于启动调整操作的预定处理指令。
通过将预定数据值映射到适于启动调整操作的处理单元的预定处理指令，则能够在接收到预定数据值时自动启动调整操作。因此，在处理单元没有成功检测时，不需要单独的电路元件，处理装置就能够启动调整操作。
根据第一个方面的有利实施例，预定处理指令是等待指令，在接收映射到等待指令的预定数据值时，处理单元等待预定时间量。
通过将预定数据值(该预定数据值例如可以表示暂时问题)，映射到处理单元的等待指令，处理单元在接收到预定数据值时会自动等待。因此，不必提供额外的控制信号就能够暂停处理单元，直至存储单元从暂时问题中恢复。
根据第一个方面的另一个有利实施例，预定处理指令是转移指令，在接收映射到转移指令的预定数据值时，处理单元执行转移到预定地址的转移操作。
例如在出现暂时错误时，通过将预定数据值映射到转移处理指令，一旦提供了预定数据值，则自动执行转移操作。通过这种方式，通过转移到对应于调整操作的处理指令，就能够激活用于执行调整操作的处理指令。
根据第一个方面的另一个有利实施例，检测单元包括多个检测器，且调整操作适于测试至少一个预定检测器的运行。
通过使调整操作适于测试存储单元中包含的一个或若干个检测器的运行，能够将存储单元的系统测试作为调整操作的一部分执行，以便确保存储单元能够进行正确操作。
根据本发明的第二个方面，提供一种处理装置，包括可操作的耦合到存储单元的处理单元。该存储单元适于存储用于存储单元的处理指令，以及在不能从存储单元检索到处理指令时将预定数据值提供给处理单元，其中该预定数据值映射到使处理单元启动调整操作的处理指令。
通过向处理装置提供适于存储处理指令并将其提供给处理单元的存储单元，以及通过提供映射到使处理单元启动调整操作的处理指令的预定数据值，则从存储单元提供给处理单元的该数据值将总是会实现处理单元的受控动作。在处理单元正确工作的情况下，由处理装置来执行存储在存储单元中的处理指令。然而，如果存储单元没有正确工作，则转而执行映射到促使处理单元启动调整操作的处理指令的数据值。
根据第二个方面的有利实施例，调整操作包括延时循环(delayloop)。通过在调整操作中包含延时循环，存储单元获得一些额外时间，例如可以利用这些额外时间来克服暂时问题。
根据本发明的另一个方面，存储单元包括非易失性存储器。通过在处理装置中设置非易失性存储器，在处理装置启动期间能够使用存储在该非易失性存储单元中的处理指令。
根据第二个方面的另一个有利实施例，存储单元包括第一组处理指令，该第一组处理指令适于在由处理单元执行该第一组中的处理指令时，执行调整操作。通过在存储单元中包含第一组处理指令，执行调整操作所需的处理指令能够存储在通常用作处理装置的数据存储器的同一存储单元中。因此，不需要额外的存储单元来存储用于调整操作的处理指令。
根据第二个方面的另一个有利实施例，存储单元还包括第二组处理指令，该第二组处理指令适于在由处理单元执行该第二组中的处理指令时，执行预定操作。
根据第二个方面的另一个有利实施例，第一组和第二组处理指令是交替的(interspersed)。通过在处理单元中包含第一组和第二组处理指令，执行预定操作和调整操作所需的所有处理指令都能够存储在处理装置中，其中预定操作例如是处理装置的用户操作。交替第一组和第二组处理指令可以有效利用存储单元的存储容量。
根据本发明的第三个方面，提供一种存储卡装置，包括非易失性存储单元、处理单元和接口，该存储单元通过处理单元可操作地耦合到该接口，其中处理单元和存储单元形成根据本发明的第一个或第二个方面的处理装置。通过将根据第一个或第二个方面的处理装置集成到存储卡装置中，获得一种能够从暂时问题恢复的存储卡装置。
根据本发明的第四个方面，提供一种用于操作处理装置的方法。该处理装置包括可操作地耦合到存储单元的处理单元。该方法包括以下步骤从存储单元请求数据值；将请求的数据值或者来自存储单元的预定数据值发送到处理单元；以及在接收到预定数据值时由处理单元执行调整操作。通过接收预定数据值而执行调整操作，处理单元在操作期间能够以预定方式响应于预定数据值。
根据第四个方面的有利实施例，调整操作包括对处理装置进行初始化处理。例如在检测到暂时错误时，通过将初始化处理作为调整操作的一部分执行，处理装置能够自行初始化。
根据第四个方面的另一个有利实施例，调整操作包括用于恢复处理单元的状态的恢复操作。通过将恢复操作作为调整操作的一部分执行，处理单元能够复位到预定状态，例如正好在出现暂时故障之前的那个状态。
根据本发明的第五个方面，提供一种用于制造处理装置的方法。该方法包括以下步骤提供一组处理指令，至少一个预定处理指令适于启动调整操作；提供适于执行该组处理指令的处理单元；提供适于存储数据值的存储单元，其中该存储单元适于将存储在存储单元的数据值或者预定数据值发送到数据输出部；以及将预定数据值映射到用于启动调整操作的预定处理指令。
根据该方法，能够设计和制造预定处理装置，该预定处理装置适于执行根据本发明的第四个方面的方法。
在权利要求中记载了本发明的其它细节和实施例。
参照下面的附图，利用多个实施例来更加详细的说明本发明。
为了更加全面的理解本发明及其优点，现在结合附图来进行下面的说明，其中图1示出处理装置的示意图；图2示出根据第一实施例的处理装置的存储器内容的示图；图3示出根据第二实施例的处理装置的存储器内容的示图；图4示出根据第三实施例的处理装置的存储器内容的示图；图5示出用于操作处理装置的方法的流程图；以及图6示出用于制造处理装置的方法的流程图。
下面的附图标记列表将结合附图使用1处理装置；2 存储单元；3处理单元；4数据总线；5存储元件；6检测单元；7数据输出部；8内部时钟信号发生器；9时钟输入部；10标准信号发生器；11地址解码器；12指令输入部；13指令处理器；14程序计数器；21第一组处理指令；22第二组处理指令；31第一组处理指令；32第二组处理指令；41第一组处理指令；42第二组处理指令；51-56方法步骤；61-65方法步骤具体实施方式
图1示出处理装置1的示意图。该处理装置包括存储单元2和处理单元3，两者之间通过数据总线4连接。
存储单元2包括存储元件5的矩阵、六个检测单元6以及数据输出部7，这六个检测单元中的每一个用于该矩阵的一个读出放大器。存储单元2还包括内部时钟信号发生器8，其从时钟输入部9接收外部时钟信号CLK。由内部时钟信号发生器8提供的内部时钟信号被提供到数据输出部7和标准信号发生器10。标准信号发生器10将基准电流或电压提供给检测单元6。此外，存储单元2还包括地址解码器11，其用于选择一个或若干个存储元件5以便通过检测单元6来进行检测。
处理单元3包括指令输入部12、指令处理器13和程序计数器14。指令处理器13可操作地连接到指令输入部12并且控制程序计数器14。
此外，程序计数器14可操作地连接到地址解码器11，并且设置成提供地址给存储单元2，在后续处理周期中将由处理单元3执行的处理指令存储在存储单元2中。地址解码器11用于对地址进行解码以及选择对应的存储元件5。
如果在后续请求发送到地址解码器11之前或者由内部时钟信号发生器8提供后续时钟脉冲之前，检测单元6能够成功检测到所选存储元件5的内容，则将检测到的存储元件5的内容提供给数据输出部7。然后通过数据总线4将检测到的数据值从数据输出部7发送到处理单元3的指令输入部12。
然而，如果在地址解码器11接收到后续请求时或者从内部时钟信号发生器8接收到后续时钟脉冲时，检测单元6没有成功地完成对存储元件5的内容的检测，则重设数据输出部7。在这种情况下，存储单元2提供预定的且因此可预测的数据值。例如，在内置式检测单元6不能成功完成读取请求的情况下，闪存单元2可以在所有数据输出部上提供预定逻辑电平。
例如，可以重设数据输出部7的电路设计中使用的所有晶体管，使得存储单元2在数据总线4的所有数据线上都输出逻辑高值。通过这种方式，预定数据值由存储单元2提供，并发送到处理单元3的指令输入部12。
在本发明的第一实施例中，存储单元2用于在连接到它的数据输出部7的所有数据线上提供逻辑高值。
根据该示例，处理装置1的存储单元2、数据总线4以及处理单元3使用六位数据值。每个数据值的前三位用于对将由处理单元3执行的处理指令进行编码，而剩下的三位用于对指定处理指令的地址或数据值进行编码。
在指定的示例中，在未成功检测存储元件5中存储的数据值时由存储单元2提供的数据值“111111”因此被处理单元3理解为到存储单元2的最后一个地址111的“转移”处理指令(JMP)。
图2示出根据本发明的第一实施例的存储单元2的存储器内容的示意图。存储单元2包括存储在地址100至111的第一组处理指令21。在地址111，即存储单元2的最后一个地址，存储有用于转移到倒数第二个地址110的处理指令。在倒数第二个地址，存储有用于转移到地址101的处理指令，该地址101正好位于该倒数第二个地址前面。在地址101，存储有用于转移到位于该地址之前的地址100的处理指令。在地址100，存储有转移到第一地址000的指令。第二组处理指令22在此包括地址000至011，其用于存储用于另一操作的处理指令，例如用于执行处理装置1的用户功能的处理指令。
在暂时错误的情况下，例如在启动处理装置1期间，存储单元2将预定数据值“111111”提供给处理单元3。处理单元3在其指令输入部12接收该数据值，然后将所接收到的该数据值解码为用于指令处理器13的指令。在指定情况下，指令处理器13接收跳到存储单元2的最后一个地址111的转移指令。结果是，程序计数器14被设为地址111，其随后从存储单元2被请求。
只要存储单元2不能检索到所请求的数据值，则它将总是通过它的数据输出部7经由地址总线4将预定数据值“111111”提供给处理单元3的指令输入部12。因此，只要存储单元处于错误状态，处理装置1就保持在该延时循环中。
对于正常操作，只要至少对应于数据总线4的最低有效位的检测单元6是可用的，存储单元2就能够检测实际存储在地址111的数据值。在那里存储的数据值，即值“111110”然后被传送到数据输出部7并被发送到指令输入部12。结果是，指令处理器13执行转移到倒数第二个地址110的转移指令。同样，对应的地址被传送到程序计数器14和地址解码器11，以请求存储在对应地址110的数据值。
如果存储单元2和至少与待从所选存储元件5读取的数据值的次最低(second least)有效位对应的检测单元6准备运行，则用于转移到地址101的指令代码，即数据值“111101”，将传送到存储单元2的数据输出部7。然而，如果倒数第二个检测单元6仍然没有准备运行，则错误的处理指令转移111将输出到数据输出部7并传送到指令输入部12。因此，处理单元2将再次加载存储在地址111的存储单元内容，然后再次启动延时循环，直至倒数第二个检测单元6也可用于正常操作。
在图2所示的优选实施例中，由另一个转移处理指令，也就是，转移到地址100的指令，来测试与最低的两个有效位对应的两个检测单元6的正确工作。如果与检测到的数据值的最低的两个有效位对应的检测单元6正确工作，则地址100的存储元件5的内容将加载到指令输入部12中。
为了该示例，假设这表示足够的置信度，即，此时所有的检测单元6都准备运行。实际上，可以通过修改用于所述调整操作的第一组处理指令21来调节所需的置信度。
作为包括调整操作的第一组处理指令21的最后一个处理指令，存储在存储单元2的地址100的转移处理指令，也就是用于转移到地址000的处理指令被成功读取，并且，因此，该转移命令输入到指令处理器13，并且该地址000输入到程序计数器14。最后，可以开始执行存储在地址000和随后的地址处的第二组22中的处理指令。通常，该地址范围用于指定由处理装置1执行的一些操作，并且可以包括用于初始化处理装置1的处理指令。
通过将存储单元2的预定数据值“111111”映射到用于执行转移到预定地址(JMP111)的操作的处理指令，以及通过提供第一组处理指令21，执行延时循环，该延时循环系统地测试存储单元2的检测单元6，所述第一组处理指令21包括如图2所示且如上所述的转移指令序列。一旦在存储单元2的正确工作(在该给定示例中三个检测单元6正确工作)时达到预定置信度，处理单元3就开始执行存储在存储单元2的起始处的第二组处理指令22。通过这种方式，处理装置1适于通过首先执行延时循环，然后通过执行存储在存储单元2的起始地址处的指令重新启动处理装置1，来对存储单元2的暂时问题作出响应。
图3示出根据本发明的第二实施例的存储器内容。再次将出现暂时故障时从存储单元2发送到处理单元3的预定数据值假设为“111111”。这再次对应于转移到存储单元2的最后一个地址(JMP111)。
存储单元2包括用于实施调整操作的第一组处理指令31以及用于执行预定操作的第二组处理指令32。不同于图2所示的该实施例，第一组和第二组31和32交替，以使得它们都分别包括第一部分31A和32A以及第二部分31B和32B。
第一组处理指令31再次分别在存储单元2的最后一个和倒数第二个地址包括转移到地址110和101的转移处理指令。然而，这一次，存储在存储单元2的地址101的处理指令是用于转移到地址011的处理指令。
因此，该指令，并且由此包含该指令的调整操作，用于测试与数据总线4的第三最低有效数据位相对应的检测单元6的正确工作。因此，在该实施例中，用于初始化处理装置1的到地址000的转移存储在第二组处理指令31的第一部分31A中的地址011。
通过一个接一个且彼此独立地测试检测单元6，在执行最后一次转移，即转移到存储在存储单元2中的第二组处理指令32的起始地址000之前，能够验证每个检测单元6的正确操作。单独测试检测单元6的结果是，存储单元2的第二组处理指令32被第一组处理指令31的第一部分31A分开，形成延时循环。在该给定的示例中，余下的地址空间被分为第一部分32A和第二部分32B。例如，通过存储为第一部分32A的最后一个处理指令的转移处理指令，能够将这些部分32A和32B结合为第二组处理指令32。
重要的是，注意到，在图3所示的示例中，达到预定置信度所需的第一组处理指令31的大小随待检测的数据值的宽度线性增长。然而，它不随存储单元2的容量增长，这不同于现有技术中大多数错误校正方案中的情况。因此，对于所有实际目的，第一组处理指令31的大小是恒定的，其和存储单元2的容量相比较小。
虽然在图2和图3中分别示出的示例中，图2所示的第一种延时循环和图3所示的第二种延时循环之间仅有很小的差异，但是，通常它们会导致存储单元2存储非常不同的内容。这是因为，通常实际上处理装置1的数据宽度要比所示的数据宽度大得多，为了简便起见，在此示出的数据宽度都比较小。特别是，图2所示的延时循环通常会导致产生一组连续的处理指令21。相反，图3所示的第二种延时循环会导致分隔开的第一组处理指令31。
虽然在图2和图3中分别示出的实施例中，作为示例采用转移处理指令，但是也可以采用其它的处理指令，例如子程序呼叫、条件转移或者类似的处理指令，它们都可以达到相同的效果。
图4示出本发明的第三实施例。在该实施例中，存储单元2用于在暂时错误的情况下在数据输出部7的所有线上提供低逻辑值。在该所述的示例中，预定数据值“000000”映射到预定处理指令NOP，该预定处理指令NOP用于指示“无操作”处理指令。
一旦接收到NOP处理指令，处理单元3将仅执行一个动作，即将程序计数器14的计数增加1。
将对应于NOP处理指令的数据值“000000”填充到存储单元2的前四个地址，形成第一组处理指令41。因此，不论存储单元2是否准备读取前四个存储元件5的内容，在这两种情况下从存储单元2输出到处理单元3的都将是数据值“000000”。因此，在处理装置1的操作的前四个循环期间，处理单元3将仅执行将程序计数器14的计数从0增加到4的动作。
对于该实施例，假设，在四个循环之后，存储单元2将以所需置信度准备进行正常操作。因此，在处理装置1的第五个循环中，检测单元6将准备读取和存储单元2的地址100相关的存储元件5的内容。在该地址，第二组处理指令42开始，其包含用于处理装置1的预定操作的处理指令。结果是，处理装置1变得不依赖于在存储单元2的启动期间出现的暂时故障。
虽然图4所示的示例采用NOP指令来执行调整操作，但是也可以采用其它的处理指令。例如，加或减之类的所有算术运算都可以使用，只要它们的结果不影响第二组处理指令42的正确操作即可。作为替代，或者除此此外，可以为处理单元3提供特殊的处理指令，其执行某些特定的调整操作，例如等待预定时间量而不增加程序计数器14的计数值。
图5示出用于操作根据本发明的实施例的处理装置1的方法的流程图。
在第一步骤51，处理单元3从存储单元2请求数据值。例如，可以将存储在程序计数器14中的与一个或若干个预定存储元件5对应的地址传送到地址解码器11。此外或者作为替代，可以通过将时钟信号CLK提供给存储单元2的时钟输入部9来触发该请求。
在步骤52中，存储单元2试图通过检测单元6来检测所请求的数据值。例如，可以使用读出放大器来检测与地址解码器11解码的地址对应的、存储元件5的编程状态。为此，可以将流经所选存储元件5的电流或者所选存储元件5上的电压和标准信号发生器10产生的基准信号进行比较。
对于本领域技术人员而言，用于检测存储元件5的编程状态的不同方法和装置是公知的，它们可以结合本发明使用。特别是，可以使用图1所示的设计方案，其中通过多个检测单元6来并行检测若干位。或者，可以采用其它的设计方案，其中利用单个检测单元6一个接一个地检测形成所请求的数据值的各个位。
在步骤53，存储单元2确定检测是否成功完成。例如，内置式控制电路可以检查是否由检测单元6检测到数据值并将其发送到数据输出部7。或者，存储单元2可以设计成重设连接到数据输出部7的所有数据线，每一条都接收到时钟信号CLK的变化。
检测失败的情况尤其包括没有足够的检测时间，例如，在后续信号由地址解码器11或者时钟输入部9接收到的情况下；或者没有足够的电源电压，例如，如果在检测时包含在存储单元2中的高压源(未示出)没有全面运转。
如果成功执行检测，则在步骤54，存储单元2将包括被寻址的存储元件5的内容的被请求数据值发送到处理单元3。例如，可以经数据总线4将存储在数据输出部7中的先前检测到的数据值传送到处理单元3的处理输入部12。
接收到的数据值可以对应于将由指令处理器13执行的特定处理指令。例如，该处理指令可以是用于执行处理装置1的预定操作的第二组处理指令22、32或42的一部分。
如果确定所述检测是不成功的，则在步骤55，存储单元2将预定数据值发送到处理单元3。例如，如果由时钟输入部9接收后续时钟信号CLK，则可以重设包含在数据输出部7中的电子门，这导致向数据总线4的所有信号线提供逻辑高值，也就是预定数据值“111111”，如同上述第一和第二实施例那样。
根据一个实施例，该预定数据值由处理单元3映射到预定处理指令。例如，指令输入部12可以包括用于解码接收到的预定数据值并激活指令处理器13的预定处理指令的装置。如图2、3和4所示以及如上所述，预定处理指令可以包括子程序呼叫指令、转移指令、延时指令、无操作指令或者适用于启动调整操作的任何其它指令。
在步骤56，由处理单元3执行调整操作。调整操作可以是任意的单独处理指令，包括空序列的处理指令序列，或者由处理单元3启动的任何其它功能性，其适用于克服处理装置1的暂时问题。例如，处理单元3可以执行延时循环，如图2或3中详细描述的那样。或者，处理单元3还可以仅将进一步的处理暂停预定时间量或者时钟周期，直至存储单元2变成可操作性的，如图4所示那样。处理单元3还可以提供为特定目的设计的处理指令，其适于恢复处理单元3的预定状态，暂停处理单元3或者执行一些其它类型的调整操作。
上述方法可以结合包括存储单元2和处理单元3的任何处理装置1来使用。例如，它可以用于存储卡装置中使用的多位闪存单元2。因其内部结构以及现代装置中越来越低的电源电压，闪存单元需要内部高电压源，其可能在启动期间需要额外的时间来变成全面运转。然而，该方法还可以用于其它类型的存储单元，例如SRAM、RAM、ROM、PROM、EPROM或者EEPROM。
图6示出用于制造处理装置1的方法的流程图。
在第一步骤61中，提供一组处理指令。该组包括至少一个适用于启动调整操作的预定处理指令。该预定处理指令可以例如是转移(JMP)或者无操作(NOP)处理指令。在下一步骤62中，提供处理单元3，该处理单元适于执行步骤61中所提供的那组处理指令。
在步骤63中，提供存储单元2。该存储单元2适于存储数据值以及应请求而返回数据值。如果能够成功执行请求，则返回存储在存储单元2中的数据值。如果不能够成功执行请求，例如因为出现暂时故障，则返回预定数据值。
在步骤64中，存储单元2的预定数据值映射到适于启动调整操作的预定处理指令。步骤61和64通常在处理装置1的设计阶段执行。因此，可以重复地、以任何顺序地或者并列地执行这些步骤。
在可选步骤65中，第一组处理指令(21，31，41)存储在存储装置2中。该第一组处理指令(21，31，41)可以用于实施调整操作，所述调整操作包括多个处理指令，例如图2、3和4中所示的延时循环。步骤65可以在制造期间执行，例如在预加载固件到处理装置1期间执行。或者，步骤65可以在处理装置1的操作期间执行，例如通过在启动期间将处理指令从非易失性存储器复制到易失性存储单元2。
权利要求
1.一种处理装置，包括处理单元，该处理单元适于执行从指令输入部接收的与数据值相关联的预定处理指令组，该组处理指令包括至少一个适于启动调整操作的预定处理指令；存储单元，具有多个适于存储数据值的存储元件；检测单元，适于检测存储元件的数据值；以及数据输出部，适于在成功检测时将存储元件的检测数据值或者在不成功检测时将预定数据值提供给该数据输出部，该数据输出部可操作地耦合到指令输入部，其中一旦通过处理单元执行，预定数据值就被映射到适于启动调整操作的预定处理指令。
2.根据权利要求1的处理装置，其中该预定处理指令包括等待指令，且该处理单元被构造成，在接收到映射到该等待指令的预定数据值时等待预定时间量。
3.根据权利要求1的处理装置，其中该预定处理指令包括转移指令，且该处理单元适于在接收到映射到该转移指令的预定数据值时，执行转移到预定地址的转移操作。
4.根据权利要求1的处理装置，其中该检测单元包括多个检测器，并且调整操作适于测试至少一个预定检测器的运行。
5.一种处理装置，包括存储单元；以及可操作地耦合到存储单元的处理单元，该存储单元适于存储和处理单元的处理指令相关的数据值，以及在不能从存储单元检索到数据值时将预定数据值提供给处理单元，其中该预定数据值映射到使处理单元启动调整操作的处理指令。
6.根据权利要求5的处理装置，其中该调整操作包括延时循环。
7.根据权利要求5的处理装置，其中该存储单元包括非易失性存储器。
8.根据权利要求7的处理装置，其中该存储单元包括和第一组处理指令相关的数据值，该第一组处理指令适于在由处理单元执行该第一组中的处理指令时，执行调整操作。
9.根据权利要求8的处理装置，其中该存储单元还包括和第二组处理指令相关的数据值，该第二组处理指令适于在由处理单元执行该第二组中的处理指令时，执行预定操作。
10.根据权利要求9的处理装置，其中与第一组和第二组处理指令相关的数据值交替。
11.一种存储卡装置，包括接口；处理单元；以及非易失性存储单元，该存储单元通过处理单元可操作地耦合到该接口，其中该存储单元适于存储和处理单元的处理指令相关的数据值，以及在不能从存储单元检索到数据值时将预定数据值提供给处理单元，其中该预定数据值映射到使处理单元启动调整操作的处理指令。
12.根据权利要求11的存储卡装置，其中该调整操作包括延时循环。
13.根据权利要求11的存储卡装置，其中该存储单元包括和第一组处理指令相关的数据值，该第一组处理指令适于在由处理单元执行该第一组中的处理指令时，执行调整操作。
14.根据权利要求13的存储卡装置，其中该存储单元还包括和第二组处理指令相关的数据值，该第二组处理指令适于在由处理单元执行该第二组中的处理指令时，执行预定操作。
15.根据权利要求14的存储卡装置，其中与第一组和第二组处理指令相关的数据值交替。
16.一种用于操作处理装置的方法，该处理装置包括可操作地耦合到存储单元的处理单元，该方法包括以下步骤从存储单元请求数据值；将请求的数据值，或者如果不能从存储单元检索到所请求的数据值时将来自存储单元的预定数据值，发送到处理单元；以及一旦接收到和预定处理指令相关的预定数据值，就由处理单元执行调整操作。
17.根据权利要求16的方法，其中该预定处理指令包括转移指令，且执行调整操作的步骤包括从包含在存储单元中的预定地址请求和处理指令相关的数据值。
18.根据权利要求16的方法，其中该调整操作包括对处理装置进行初始化。
19.根据权利要求16的方法，其中该调整操作包括适于恢复处理单元的状态的恢复操作。
20.一种用于制造处理装置的方法，该方法包括以下步骤提供一组处理指令，至少一个预定处理指令适于启动调整操作；提供适于执行该组处理指令的处理单元；提供适于存储数据值的存储单元，该存储单元适于将存储在存储单元中的数据值，或者如果不能从存储单元检索到所存储的数据值时将预定数据值，发送到数据输出部；以及将该预定数据值映射到适于启动调整操作的预定处理指令。
21.根据权利要求20的方法，还包括存储和第一组处理指令相关的数据值，所述第一组处理指令适于在存储单元中执行调整操作。
全文摘要
一种处理装置(1)包括处理单元(3)，该处理单元用于执行从指令输入部(12)接收的数据值相关的预定处理指令组。该组处理指令包括至少一个用于启动调整操作的预定处理指令。具有多个存储元件(5)的存储单元(2)用于存储数据值。检测单元(6)用于检测存储元件(5)的数据值以及数据输出部(7)在成功检测时将存储元件(5)的检测数据值或者在不成功检测时将预定数据值提供给数据输出部(7)。该数据输出部(7)可操作地耦合到指令输入部(12)。一旦处理单元(3)执行操作，预定数据值就被映射到用于启动调整操作的预定处理指令。
文档编号G06F9/06GK1983184SQ200610163048
公开日2007年6月20日 申请日期2006年12月1日 优先权日2005年12月2日
发明者G·库拉托洛, O·吉拉德 申请人:奇梦达闪存有限责任两合公司