专利名称：基于距相邻mos晶体管的栅极间距的电路仿真的制作方法
技术领域：
本发明涉及电路仿真设备和电路仿真方法，尤其地，涉及用于考虑依赖于目标晶体管的外围图案的形状的晶体管特性中的变化来执行电路仿真的技术。
背景技术：
高集成LSI晶体管的一个显著性质是其晶体管特性依赖于外围的图案形状而变化。特定晶体管的外围图案形状影响特定晶体管的被施加的应力的大小、杂质的注入剂量以及实际完成的尺寸。随着图案的小型化，晶体管特性的此种图案依赖性被增强，从而可能引起电路故障并且降低制造成品率。
通过采用设计阶段中的在下面描述的两种解决方案中的任何一种可以解决图案依赖性严重影响晶体管特性的问题。第一种解决方案是通过设置用于制造变化的余量和用于依赖于图案形状的晶体管特性中的变化的余量执行时序设计。第二种解决方案是执行布局设计使得被设计的图案尺寸不在其中晶体管特性发生很大的变化的区域中。然而，这两种解决方案都受到了下述问题的困扰，即设计阶段中过度余量，导致电路设计中的时序收敛的恶化和设计TAT(周期时间(Turn AroundTime))中的增加。另外，这两种解决方案可以导致芯片尺寸的过高估计。换言之，为了保证设计质量并且防止降低产量的风险，上述通常的解决方法不可避免地牺牲设计TAT和芯片尺寸(相应地，成本)中的至少一种。在产品LSI的竞争力方面这不是令人想要的。
为了解决晶体管特性的图案依赖性的问题，有效的是，详细地掌握晶体管特性的图案依赖性，以高精确度地评估晶体管特性，并且基于评估的晶体管特性执行电路设计和电路仿真。如果能够高精确度地评估晶体管特性，那么这消除了设置过多余量从而利用具有改进的时序收敛减少设计TAT的需要。晶体管特性的精确评估允许在其中晶体管特性很大地变化的区域中设计图案尺寸，由于在选择图案尺寸中的改进的灵活性减少了芯片尺寸。
发明人已经关注用于高精确度地评估晶体管特性的图案依赖性的一个参数是对于栅极间距的晶体管特性的依赖性。特定晶体管的特性依赖于相邻的晶体管之间的栅极间距(即，特定晶体管的栅极和邻近晶体管的栅极之间的距离)。考虑对于相邻的晶体管之间的栅极间距的晶体管特性的此种依赖性对于精确地评估晶体管特性来说是很重要的。
在日本特开专利申请No.JP-A Heisei 11-284170中已经公开下述事实，即相邻的晶体管之间的栅极间距影响晶体管特性。该申请公开了由于邻近效应导致特定晶体管的有效栅极长度Leff依赖于设计布局中限定的栅极间距，并且这影响特定晶体管的漏电流。
然而，根据发明人的考虑，除了有效栅极长度Leff中的变化之外还存在由相邻晶体管之间的栅极间距引起的对于晶体管特性的各种影响，并且因此在日本特开专利申请No.JP-A Heisei 11-284170中公布的技术方法不足以执行精确的电路仿真。
发明内容
发明人已经发现通过各种现象MOS晶体管的阈值电压依赖于距相邻晶体管的栅极间距，并因此重要的是，考虑MOS晶体管的阈值电压的栅极间距依赖性以精确地评估晶体管特性。首先，距相邻晶体管的栅极间距影响源极和漏极中的杂质分布，并因此影响MOS晶体管的阈值电压。其次，距相邻晶体管的栅极间距影响侧壁的实际宽度，并从而影响MOS晶体管的阈值电压。第三，由于在袋(pocket)注入中不会注入杂质，所以距相邻晶体管的窄的栅极间距可能引起MOS晶体管的阈值电压。最后，由于光学邻近效应和光学邻近校正的影响导致MOS晶体管的实际栅极尺寸依赖于距相邻晶体管的栅极间距，并且这影响MOS晶体管的阈值电压。如此所述，通过上述四种现象距离相邻晶体管的栅极间距可能引起对MOS晶体管的阈值电压的影响。因此，对于改进电路仿真的精确度来说，有效的是，考虑距相邻晶体管的栅极间距的对目标晶体管的阈值电压的影响来执行电路仿真。
在本发明的一个方面，电路仿真设备被提供有参数计算工具和电路仿真器。参数计算工具被构造为从集成电路的布局数据中提取被集成在集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距，并且基于提取的栅极间距计算与目标MOS晶体管的阈值电压相对应的晶体管模型参数。电路仿真器被构造为通过使用计算的晶体管模型参数执行集成电路的电路仿真。
在本发明的另一个方面中，电路仿真方法被提供有 从集成电路的布局数据中提取被集成在集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距； 基于提取的栅极间距计算与目标MOS晶体管的阈值电压相对应的晶体管模型参数；以及 通过使用计算的晶体管模型参数执行集成电路的电路仿真。
在本发明的又一方面，记录介质记录当执行时使得计算机执行电路仿真方法的程序，该方法包括从集成电路的布局数据中提取被集成在集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距；基于提取的栅极间距计算与目标MOS晶体管的阈值电压相对应的晶体管模型参数；以及通过使用计算的晶体管模型参数执行集成电路的电路仿真。
本发明允许精确地评估相邻晶体管之间的栅极间距对晶体管特性的影响并且从而提高电路仿真的精确度。
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中 图1是示出要被仿真的集成电路的布局的示例的图； 图2是示出源极/漏极区中的杂质分布的栅极间距依赖性的截面图； 图3是示出由于源极/漏极区中的杂质分布的栅极间距依赖性导致的阈值电压、漏电流、扩散层结电容以及栅极叠加电容的变化的图； 图4是示出扩散层结电容和栅极叠加电容的截面图； 图5是示出侧壁宽度的栅极间距依赖性的截面图； 图6是示出由于侧壁宽度的栅极间距依赖性导致的阈值电压、漏电流、扩散层结电容以及栅极叠加电容的变化的图； 图7是示出袋注入中的阴影(shadowing)的栅极间距依赖性的截面图； 图8是示出由于袋注入中的阴影的栅极间距依赖性导致的阈值电压、漏电流以及扩散层结电容中的变化的图； 图9是示出实际栅极尺寸的栅极间距依赖性的截面图； 图10是示出由于实际栅极尺寸的栅极间距依赖性导致的阈值电压和漏电流中的变化的图； 图11是示出本发明的一个实施例中的电路仿真设备的构造的框图； 图12是示出本发明的一个实施例中的电路仿真方法的流程图； 图13是示出将参数修改量附加到网表的概念性图； 图14A是示出在固定栅极间距Ss和Sd中的一个的情况下基函数Fi(Ss，Sd)的函数值的图； 图14B是示出在栅极间距Ss和Sd可变的情况下基函数Fi(Ss，Sd)的函数值的图； 图15是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图； 图16是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图； 图17是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图； 图18A是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图； 图18B是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图；以及 图18C是示出用于确定模型公式的模型参数的TEG中集成的MOS晶体管的示例性布局的图。
具体实施例方式 现在在此将参考示出的实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替代实施例并且本发明不限于为解释性目的而示出的实施例。
1.电路仿真技术的概念 首先，参考图1，描述本发明的一个实施例中的电路仿真技术的概念。
图1是示出要被仿真的集成电路的布局的示例的图。在图1中，附图标记10表示有源区并且附图标记11表示要被仿真的MOS晶体管(在下文中被称为“目标晶体管”)。附图标记12表示MOS晶体管11的栅极。栅极12被提供为跨过有源区10。有源区10中直接位于栅极12的下方的区域用作MOS晶体管11的沟道区。导通孔接触13被提供在用作MOS晶体管11的源极的有源区10的部分10a中，并且导通孔接触14被提供在用作MOS晶体管11的漏极的有源区10的部分10b中。
紧邻MOS晶体管11提供MOS晶体管15、16。MOS晶体管15和16的栅极17和18都被提供为跨过有源区10。导通孔接触19被提供在用作MOS晶体管15的漏极的有源区10的部分10c中，并且导通孔接触20被提供在用作MOS晶体管16的源极的有源区10的区域10d中。
在本实施例中，进行电路仿真，同时注意下述现象，即目标MOS晶体管11的栅极12和相邻MOS晶体管15和16的栅极17和18之间的间距(在下文中被称为“栅极间距”)影响目标MOS晶体管11的晶体管特性。在图1中，用符号“Ss”表示目标MOS晶体管11的源极侧的栅极间距(即，目标晶体管11的栅极12与MOS晶体管15的栅极17之间的距离)，并且用符号“Sd”表示漏极侧的栅极间距(即，目标MOS晶体管11的栅极12与MOS晶体管16的栅极18之间的距离)。
发明人已经关注下述事实，即栅极间距Ss和Sd影响目标MOS晶体管11的阈值电压。更具体地，在本实施例中的电路仿真技术中，考虑影响阈值电压的下述四种现象(1)至(4)中的至少一种的影响以提高电路仿真的精确度。
(1)源极/漏极区中的杂质分布的栅极间距依赖性 图2是解释源极/漏极区中的杂质分布的栅极间距依赖性的截面图。在图2中，数字21表示硅衬底，数字22表示晶体管栅极，并且数字23表示侧壁。此外，实线24和25表示离子注射之后的源极/漏极区的边界并且虚线26和27表示退火之后的源极/漏极区的边界。
由于由制造工艺中的退火引起的杂质的横向扩散，使得栅极间距中的减少降低源极/漏极区中的杂质浓度，并且这减少了源极/漏极区中的结深度。结深度中的减少抑制短沟道效应，如图3中所示，引起阈值电压中的增加和漏电流中的减少。换言之，源极/漏极区中的杂质分布的栅极间距依赖性被观察为下述现象，即随着栅极间距Ss和Sd减少，阈值电压增加并且漏电流减少。
另外，结深度的减少引起源极/漏极的扩散层结电容和栅极叠加电容中的减少。应注意的是，扩散层结电容是形成在源极/漏极区与衬底(或者阱)之间的pn结的电容并且栅极叠加电容是由栅极在源极/漏极区上方的叠加引起的电容，如图4中所示。换言之，源极/漏极区中的杂质分布的栅极间距依赖性被观察为下述现象，即随着栅极间距Ss和Sd减少，扩散层结电容和栅极叠加电容减少。应注意的是，在图3中示出阈值电压、漏电流、扩散层结电容以及栅极叠加电容作为从特定基准值的变化。
(2)侧壁宽度的栅极间距依赖性 图5是示出侧壁宽度的栅极间距依赖性的截面图。在图5中，符号SW表示侧壁宽度。在形成侧壁23中，随着栅极间距减少实际的侧壁宽度SW减少。因此，栅极间距中的变化导致目标晶体管中的源极/漏极区和沟道区之间的距离中的变化，从而改变对晶体管特性的短沟道效应的影响。结果，如图6中所示，阈值电压和漏电流依赖于栅极间距。侧壁宽度SW中的变化也表现为源极/漏极区中的扩散层结电容和栅极叠加电容中的变化。如从图6中所理解，栅极间距Ss和Sd中的减少引起阈值电压中的减少，漏电流的减少，扩散层结电容中的增加以及栅极叠加电容中的增加。应注意的是，阈值电压、漏电流、扩散层结电容以及栅极叠加电容中的变化的方向可以根据制造工艺的条件而改变。
(3)袋注入中的阴影的栅极间距依赖性 图7是示出袋注入处的阴影的栅极间距依赖性的截面图。袋注入是下述工艺，其中在栅极电极的图案化之后随着晶圆的旋转，与沟道杂质相同类型的杂质被对角地注射到栅极电极中。袋注入有效地抑制耗尽层从漏极区凸出并且防止短沟道效应。在其中对角地注入杂质的袋注入中，当栅极间距小时由于栅极造成的阴影导致没有注射杂质。换言之，当栅极间距小时，在带注入中没有注射杂质的区域的面积增加。为此，如图8中所示，由于带注入中的阴影的影响导致晶体管的阈值电压依赖于栅极间距。带注入中的阴影的栅极间距依赖性表现为下述现象，即栅极间距Ss和Sd中的减少引起阈值电压中的减少和漏电流中的增加。另外，袋注入中的阴影的栅极间距依赖性还表现为源极/漏极区中的扩散层结电容中的变化。由于袋注入中的阴影的栅极间距依赖性，使得栅极间距Ss和Sd中的减少引起源极/漏极区中的扩散层结电容中的减少。
(4)实际栅极尺寸的栅极间距依赖性 图9是示出实际栅极尺寸的栅极间距依赖性的截面图。由于光学邻近效应，MOS晶体管的实际栅极长度不同于设计的栅极长度(即，布局数据中描述的栅极长度)。在图9中，虚线表示布局数据中描述的设计的栅极尺寸的栅极22的形状并且实线表示实际形成的栅极22的形状。
由于光学邻近效应的性质，设计的栅极长度和实际的栅极长度之间的差取决于栅极间距发生变化。换言之，各个晶体管的实际栅极长度取决于栅极间距而变化。由于实际栅极长度中的变化影响阈值电压和漏电流，所以实际栅极尺寸的栅极间距依赖性表现为下述现象，即阈值电压和漏电流取决于栅极间距Ss和Sd。如从图10中所理解的，栅极间距Ss和Sd中的减少引起阈值电压中的减少和漏电流中的增加。应注意的是，阈值电压和漏电流中的变化的方向可以根据制造工艺的条件而改变。
接下来，详细地描述基于上述四种现象的电路仿真的实施。
2.电路仿真实施 图11是示出本实施例中的电路仿真的示例性实施的框图。在本实施例中，被安装有电路仿真器31和参数修改量计算工具32的计算机被用作电路仿真设备30。详细地，计算机被提供有CPU 33、输出装置34、输入装置35、主存储器36以及外部存储装置37(例如，HDD(硬盘驱动器))并且电路仿真器31和参数修改量计算工具32被安装在外部存储装置37上。当执行电路仿真器31和参数修改量计算工具32时计算机用作电路仿真设备30。在一个实施例中，通过使用记录电路仿真器31和参数修改量计算工具32的程序代码的记录介质将电路仿真器31和参数修改量计算工具32安装在电路仿真设备30上。
电路仿真器31是适于通过使用在晶体管模型参数文件38中描述的晶体管模型参数仿真集成电路的软件程序。在本实施例中，SPICE(集成电路专用仿真程序)被用作电路仿真器31并且根据适于SPICE仿真的格式在晶体管模型参数文件38中描述了晶体管模型参数。例如，可以以BSIM3(伯克利短沟道IGFET模型3)或者BSIM4格式描述晶体管模型参数。尽管存在各种晶体管模型参数，但是仅描述了是由BSIM3定义的晶体管模型参数的参数vth0、u0以及k2。在这里，vth0是与MOS晶体管的阈值电压相对应的参数，u0是与MOS晶体管的沟道迁移率相对应的参数，并且k2是表示MOS晶体管的反向偏压效应的程度(extent)；MOS晶体管的漏电流取决于被施加的反向偏压而变化，并且k2是用于表示由反向偏压的施加引起的漏电流中的变化的程度的参数。在外部存储装置37中事先提供了晶体管模型参数文件38。要被仿真的集成电路的网表39被外部地提供给电路仿真器31。基于网表39，电路仿真器31通过使用在晶体管模型参数文件38中描述的晶体管模型参数执行电路仿真。从输出装置34输出通过电路仿真器31获得的结果作为仿真结果数据40。
参数修改量计算工具32是用于从布局数据41中提取的要被仿真的集成电路的布局尺寸并且根据提取的布局尺寸计算各个MOS晶体管的参数修改量的工具。在这里，布局数据41是描述要被仿真的集成电路的布局的数据，并且参数修改量是表示当电路仿真器31实际执行电路仿真时晶体管模型参数文件38中描述的晶体管模型参数被修改到的程度的数值。与晶体管模型参数vth0、u0以及k2相关联的参数修改量分别被称为Δvth0、Δu0以及Δk2。为被包括在要被仿真的集成电路中的每个MOS晶体管计算参数修改量Δvth0、Δu0以及Δk2。
在这里，通过下面的等式表示在包括MOS晶体管的集成电路的电路仿真中实际使用的特定MOS晶体管的晶体管模型参数vth0’、u0’、k2’ vth0’＝vth0+Δvth0， u0’＝u0+Δu0，以及 k2’＝k2+Δk2。
电路仿真器31根据通过参数修改量计算工具32计算的参数修改量(Δvth0、Δu0、Δk2等等)计算要在电路仿真中实际使用的MOS晶体管的晶体管模型参数(vth0’、u0’、k2’等等)，并且使用计算的晶体管模型参数执行电路仿真。
本实施例中的电路仿真的主要内容是根据模型公式适当地建模栅极间距Ss、Sd与参数修改量之间的关系，尤其地，栅极间距Ss、Sd与参数修改量Δvth0之间的关系。通过最优地确定用于从栅极间距Ss、Sd获得参数修改量Δvth0的模型公式，能够考虑阈值电压的栅极间距依赖性实现高精确度电路仿真。另外，通过最优地确定用于从栅极间距Ss、Sd获得参数修改量Δk2的模型公式，能够考虑扩散层结电容和栅极叠加电容的栅极间距依赖性实现高精确度电路仿真。应注意的是，扩散层结电容和栅极叠加电容根据栅极间距Ss、Sd而变化的现象能够被表示为参数修改量Δk2。
图12是示出通过电路仿真设备30执行的电路仿真的示例性过程的流程图。首先，从布局数据41中提取要被仿真的集成电路的布局尺寸(步骤S01)。布局尺寸包括要被仿真的集成电路的每个MOS晶体管的栅极间距Ss和Sd。通过参数修改量计算工具32提取布局尺寸。
此外，通过使用在参数修改量计算工具32中先前准备的模型公式根据提取的布局尺寸计算各个MOS晶体管的参数修改量(步骤S02)。如上所述，外围图案形状影响各个MOS晶体管的晶体管特性。通过根据提取的布局尺寸计算各个MOS晶体管的参数修改量，能够考虑外围图案形状对晶体管特性的影响来实现电路仿真。
在本实施例中，通过使用模型公式根据各个MOS晶体管的栅极间距Ss和Sd计算参数修改量Δvth0、Δu0、Δk2。详细地，从测量的数据的拟合中推导出表示栅极间距Ss、Sd和参数修改量Δvth0、Δu0、Δk2之间的关系的模型公式并且在参数修改量计算工具32中事先准备了推导出的模型公式。通过使用模型公式根据栅极间距Ss和Sd计算参数修改量Δvth0、Δu0和Δk2。将表示上述现象(1)至(4)的项引入到使用的模型公式中。这允许考虑由电路仿真中的上述现象(1)至(4)引起的参数修改量Δvth0、Δu0和Δk2对栅极间距Ss和Sd的依赖性。在下面将会详细地描述模型公式的推导。
应注意的是，通过本实施例中的模型公式计算参数修改量Δvth0使得依赖于栅极间距Ss和Sd。重要的是，在电路仿真中考虑栅极间距Ss和Sd影响目标MOS晶体管11的阈值电压的现象。
参数修改量计算工具32将计算的参数修改量附加到网表39(步骤S03)。在这里，网表39描述要被仿真的集成电路中的元件以及元件之间的连接。附有参数修改量的网表39在下文中被称为修改的网表42。然而，应注意的是，如图13中所示，根据下面的等式和在修改的网表42中所描述的将参数修改量Δvth0、Δu0、Δk2转换成实例参数mulu0、delvt0以及delk2，其中 mulu0＝1+Δu0/u0， delvt0＝Δvth0，以及 delk2＝Δk2。
在图13中，修改的网表42中的“mulu0”、“delvt0”以及“delk2”表示实例参数。
电路仿真器31基于修改的网表42执行电路仿真(步骤S04)。在电路仿真中，电路仿真器31通过根据在修改的网表42中描述的参数修改量修改在晶体管模型参数文件38中描述的晶体管模型参数计算要在电路仿真中实际使用的晶体管模型参数。更具体地，根据在晶体管模型参数文件38中描述的晶体管模型参数vth0、u0以及k2和实例参数mulu0、delvt0以及delk2计算要在电路仿真中实际使用的晶体管模型参数VthO′、uO′以及k2′，并且计算的晶体管模型参数VthO′、uO′以及k2′被用于电路仿真。
3.模型公式 在本实施例中，上述现象(1)至(4)被引入电路仿真中作为用于计算参数修改量Δvth0、Δu0以及Δk2的模型公式。接下来，描述模型公式的获得。
在本实施例中，在下面定义的基函数Fi(Ss、Sd)用于表示依赖于栅极间距Ss和Sd的晶体管特性中的变化 其中ai至ei是模型参数。在公式(1)中，通过使用5个模型参数ai至ei实现表示依赖于栅极间距Ss和Sd的晶体管特性中的变化所需要的自由度。
图14A是示出在固定栅极间距Ss和Sd中的一个的情况下基函数Fi(Ss、Sd)的曲线的图，并且图14B是示出表示在三维直角坐标系中的基函数Fi(Ss、Sd)的面的图。在图14A中，垂直轴表示基函数Fi(Ss、Sd)的值并且水平轴表示栅极间距Ss和Sd。在图14B中，在平面方向相互垂直的两个轴表示栅极间距Ss和Sd并且竖直轴表示Fi(Ss、Sd)。
由公式(1)定义的基函数Fi(Ss、Sd)具有下述性质基函数Fi(Ss、Sd)关于栅极间距Ss和Sd中的每一个单调地减少并且随着栅极间距Ss和Sd减少快速地增加。详细地，对于Ss，Sd＞0，基函数Fi(Ss、Sd)关于栅极间距Ss的偏微分
为负并且随着Ss增加而单调增加以收敛到0。类似地，对于Ss，Sd＞0，基函数Fi(Ss、Sd)关于栅极间距Sd的偏微分
为负并且随着Sd增加而单调增加以收敛到0。
基函数Fi(Ss、Sd)的模型参数ai是反比例系数并且确定由基函数Fi(Ss、Sd)表示的曲面的曲率。模型参数bi确定平行于与Fi(Ss、Sd)相对应的轴的渐近线的位置。模型参数ci和di基于模型参数ci与模型参数di的比率确定图14B中点A与点B的比率。模型参数ei确定垂直于与Fi(Ss、Sd)相对应的轴的渐近线的位置。
在公式(1)中，基于依赖于栅极间距Ss和Sd的晶体管特性中的变化关于源极侧栅极间距Ss和漏极侧栅极间距Sd对称的假设定义基函数Fi(Ss、Sd)。为了仿真下述现象，即晶体管特性中的变化关于源极侧栅极间距Ss和漏极侧栅极间距Sd非对称的现象，可以根据公式(2)定义基函数Fi(Ss、Sd) 在公式(2)中，通过使用八个模型参数ai至ei实现表示依赖于栅极间距Ss和Sd的晶体管特性中的变化所需要的自由度。
为了仿真晶体管特性中的急剧变化，可以根据下面的公式(3)定义基函数Fi(Ss、Sd) 其中N是常数。
在一个实施例中，上述四种现象(1)至(4)当中所选择的要在电路仿真中考虑的一个或者多个现象均与基函数Fi(Ss、Sd)有关并且通过是函数Fi(Ss、Sd)的线性组合的下面的模型公式表达参数修改量Δvth0、Δu0以及Δk2。
其中αvth0_i是用于与依赖于栅极间距的特性变化现象相关联的参数修改量Δvth0的敏感系数，αu0_i是参数修改量Δu0的敏感系数，并且αk2_i是用于参数修改量Δk2的敏感系数。符号∑意指关于上述四种现象(1)至(4)当中要在电路仿真中考虑的现象的合计。
当在电路仿真中考虑了上述四种现象(1)至(4)中的所有时，例如，基函数Fi(Ss、Sd)至F4(Ss、Sd)分别与现象(1)至(4)相关。在这样的情况下，如下面所述，通过是函数F1(Ss、Sd)至F4(Ss、Sd)的线性组合的模型公式表达参数修改量Δvth0、Δu0以及Δk2 在这里，公式(4’)中的αvth0_1·F1(Ss，Sd)、αu0_1·F1(Ss，Sd)、αk2_1·F1(Ss，Sd)是与现象(1)相对应的项并且αvth0_2·F2(Ss，Sd)、αu0_2·F2(Ss，Sd)、αk2_2·F2(Ss，Sd)是与现象(2)相对应的项。类似地，αvth0_3·F3(Ss，Sd)、αu0_3·F3(Ss，Sd)、αk2_3·F3(Ss，Sd)是与现象(3)相对应的项，并且αvth0_4·F4(Ss，Sd)、αu0_4·F4(Ss，Sd)、αk2_4·F4(Ss，Sd)是与现象(4)相对应的项。
能够通过执行关于在具有不同的栅极间距Ss和Sd的设计值的MOS晶体管的特性的测量中获得的测量的数据的参数拟合来确定公式(4)或者公式(4’)中的Fi(Ss，Sd)的敏感系数αvth0_i、αu0_i、αk2_i和模型参数ai至ei(或者ai至hi)。详细地，具有不同的栅极间距Ss和Sd的MOS晶体管被集成在TEG(测试元件组)中并且测量晶体管的特性。图15、16、17、18A至18C是示出被集成在TEG中的MOS晶体管的布局的示例的图。在这些图中，附图标记10表示有源区。附图标记11表示其特性要被测量的MOS晶体管，并且附图标记12表示MOS晶体管11的栅极。附图标记17表示与MOS晶体管11的源极侧的栅极12相邻的栅极，并且附图标记18表示与MOS晶体管11的漏极侧的栅极12相邻的栅极。
在一个实施例中，在TEG中准备下述MOS晶体管并且测量其晶体管特性(a)MOS晶体管，其中源极侧的栅极间距Ss充分地大到不引起晶体管特性中的任何变化的程度，而漏极侧的栅极间距Sd变化(参考图15)；(b)MOS晶体管，其中漏极侧的栅极间距Sd充分地大到不引起晶体管特性中的任何变化的程度，而源极侧的栅极间距Ss变化(参考图16)；(c)MOS晶体管，其中源极侧的栅极间距Ss与漏极侧的栅极间距Sd相同，并且栅极间距Ss和Sd变化(参考图17)；以及(d)MOS晶体管，其中源极侧和漏极侧栅极间距Ss和Sd被独立地变化(参考图18A至图18C)。
从测量的晶体管特性中提取被集成在TEG中的具有不同的栅极间距Ss和Sd的MOS晶体管中的每一个的晶体管模型参数Vth0、u0以及k2。此外，分别计算参数修改量Δvth0、Δu0以及Δk2作为提取的晶体管模型参数Vth0、u0、k2与在晶体管模型参数文件38中描述的Vth0、u0、k2之间的差。这允许获得表示栅极间距Ss和Sd与参数修改量Δvth0、Δu0以及Δk2的关联的数据。能够根据通过数据拟合获得的数据确定公式(4)或者公式(4’)中的Fi(Ss，Sd)的敏感系数αvth0_i、αu0_i、αk2_i和模型参数ai至ei(或者ai至hi)。
其中通过数据拟合直接确定模型参数ai至ei(或者ai至hi)和敏感系数αvth0_i、αu0_i、αk2_i的上述方法可能导致要求大量计算的问题。根据发明人的考虑，当阈值电压中的变化微小时，能够通过使用阈值电压中的变化与漏电流中的变化线性相关的事实进行具有减少的计算量的数据拟合来确定模型参数ai至ei(或者ai至hi)和敏感系数αvth0_i、αu0_i、αk2_i。在下面将会描述通过使用阈值电压中的变化和漏电压中的变化之间的线性关系确定模型参数ai至ei(或者ai至hi)和敏感系数αvth0_i、αu0_i、αk2_i的过程。
首先，测量具有不同的栅极间距Ss和Sd的MOS晶体管的晶体管特性，更加具体地，测量Id-Vg特性和Id-Vd特性。在一个示例中，测量具有图15、16、17、18A至18C中所示的布局的MOS晶体管的晶体管特性。如上所述，其特性要被测量的MOS晶体管被集成在TEG中。
随后，建模阈值电压的变化量ΔVt。在这里，变化量ΔVt不同于其中栅极间距Ss和Sd是某基准值Ss_std、Sd_std的MOS晶体管的阈值电压Vt(Ss_std，Sd_std)。换言之，变化量ΔVt被表达为下面的公式。
ΔVt(Ss，Sd)＝Vt(Ss，Sd)-Vt(Ss_std，Sd_std)，其中源极侧和漏极侧的栅极间距分别是Ss和Sd的MOS晶体管的阈值电压被定义为Vt(Ss，Sd)。在本实施例中，基准值Ss_std，Sd_std被定义为用于提取在晶体管模型参数文件38中描述的晶体管模型参数的MOS晶体管的源极侧和漏极侧栅极间距。
在此建模中，通过包括上述基函数Fi(Ss，Sd)的下述模型公式表达ΔVt(Ss，Sd)。
其中符号∑意指对于上述四种现象(1)至(4)当中要在电路仿真中考虑的现象的合计并且A是常数项。例如，当在电路仿真中考虑现象(1)和(2)时，通过下面的公式表达ΔVt(Ss，Sd) ΔVt(Ss，Sd)＝F1(Ss，Sd)+F2(Ss，Sd)+A....(5′) 其中F1(Ss，Sd)是用于表示源极/漏极区中的杂质分布的栅极间距依赖性的项并且F2(Ss，Sd)是用于表示侧壁宽度的栅极间距依赖性的项。
通过执行从Id-Vg特性和Id-Vd特性中获得的阈值电压的变化量ΔVt(Ss，Sd)的测量值的数据拟合来确定公式(5)(或者公式(5’))中的函数Fi(Ss，Sd)的模型参数ai至ei(或者ai至hi)。这允许获得ΔVt(Ss，Sd)的模型公式。
当在电路仿真中考虑上述四种现象(1)至(4)中的两种或者更多时，由于阈值电压的变化量ΔVt(Ss，Sd)的模型参数会彼此依赖，所以数据拟合的收敛可能很弱。为了提高数据拟合的收敛，有效的是，在数据拟合之前确定能够根据被集成在TEG中的MOS晶体管的截面形状确定的模型参数。例如，可以根据截面TEM(透射电子显微镜)图像测量被集成在TEG中的MOS晶体管的侧壁宽度SW，并且可以根据测量的侧壁宽度SW确定是用于表达侧壁宽度的栅极间距依赖性的项的F2(Ss，Sd)的模型参数中的一些。这允许在物理方面更正确地提取模型参数。
此外，计算两种类型的系数(a)在反向偏压为0(即，到源极电压的背栅是0)的情况下漏电流的变化量ΔId关于阈值电压的变化量ΔVt的敏感系数αId；和(b)在反向偏压为除了0之外的预定值(即，到源极电压的背栅是除了0之外的预定值)的情况下漏电流的变化量ΔId_b关于阈值电压的变化量ΔVt的敏感系数αId_b。在这里，变化量ΔId是与在反向偏压为0的情况下其中栅极间距Ss和Sd是某基准值Ss_std、Sd_std的MOS晶体管的漏电流Id(Ss_std，Sd_std)的差，并且类似地，变化量ΔId_b是与在反向偏压是除了0之外的预定值的情况下其中栅极间距Ss和Sd是某基准值Ss_std，Sd_std的MOS晶体管的漏电流Id(Ss_std，Sd_std)的差。详细地，基于测量的Id-Vg特性和Id-Vd特性，能够获得在反向偏压为0的情况下的漏电流的变化量ΔIb(Ss，Sd)的测量值和在反向偏压是预定值的情况下的漏电流的变化量ΔIb_0(Ss，Sd)的测量值。根据下面的公式从ΔVt(Ss，Sd)、ΔId(Ss，Sd)、ΔId_b(Ss，Sd)的测量值计算敏感系数αId和αId_b αId＝ΔId(Ss，Sd)/ΔVt(Ss，Sd) αId_b＝ΔId_b(Ss，Sd)/ΔVt(Ss，Sd)。
在这里，从符号中的统一的观点，阈值电压的变化量关于阈值电压的变化量的敏感系数被定义为αvt。根据此定义，通过下面的公式表达敏感系数αId、αVt、αId_b。
αId＝ΔId(Ss，Sd)/ΔVt(Ss，Sd)，...(6) αVt＝ΔVt(Ss，Sd)/ΔVt(Ss，Sd)，以及...(7) αId_b＝ΔId_b(Ss，Sd)/ΔVt(Ss，Sd)...(8) 由于如上所述地获得ΔVt(Ss，Sd)的模型公式，因此能够通过使用ΔVt(Ss，Sd)的模型公式和敏感系数αId、αVt、αId_b根据以下公式建模ΔId(Ss，Sd)、ΔVt(Ss，Sd)和ΔId_b(Ss，Sd) ΔId(Ss，Sd)＝ΔVt(Ss，Sd)×αId，...(9) ΔVt(Ss，Sd)＝ΔVt(Ss，Sd)×αVt，以及...(10) ΔId_b(Ss，Sd)＝ΔVt(Ss，Sd)×αId_b。...(11) 同时，当阈值电压中的变化微小并且阈值电压中的变化对于漏电压中的变化来说是线性时，变化量ΔId、ΔVt、ΔId_b被表达为下面的公式 使用如下的矩阵表达公式(12)至(14) 通过变形公式(15)，获得下面的公式(16) 公式(16)意指晶体管模型参数Δu0、Δvth0以及Δk2中的每一个被表达为变化量ΔId、ΔVt以及ΔId_b的线性组合。通过SPICE电路仿真能够获得公式(16)的逆矩阵的每个分量。
通过使用公式(5)(或者公式(5’))、公式(9)至(11)以及公式(16)在步骤S02计算参数修改量。详细地，根据公式(5)从提取的栅极间距Ss和Sd计算阈值电压的变化量ΔVt(Ss、Sd)。此外，根据公式(9)至(11)，在反向偏压为0的情况下的漏电流的变化量ΔId(Ss、Sd)和在反向偏压为除了0之外的预定值的情况下的漏电流的变化量ΔId_b(Ss、Sd)。此外，根据公式(16)，计算参数修改量Δvth0、Δu0以及Δk2。
如上所述，在本实施例中，从布局数据41中提取栅极间距Ss和Sd并且根据模型公式从提取的栅极间距Ss和Sd计算参数修改量Δvth0、Δu0以及Δk2。在电路仿真中，使用通过使用计算的参数修改量Δvth0、Δu0以及Δk2修改的晶体管模型参数Δvth0’、Δu0’以及Δk2’。这允许进行考虑依赖于栅极间距Ss和Sd的晶体管特性中的变化的电路仿真。
尤其地，本实施例中的电路仿真技术允许通过使用模型公式计算依赖于栅极间距Ss和Sd的参数变化量Δvth0并且基于参数变化量Δvth0修改晶体管模型参数vth0。结果，能够实现考虑栅极间距对MOS晶体管的阈值电压的影响的精确的电路仿真。
显然的是，本发明不限于上述实施例，而是可以在不脱离本发明的范围的情况下进行修改和变化。例如，在上述实施例中，推导表达参数修改量Δvth0、Δu0以及Δk2对于栅极间距Ss和Sd的依赖性的模型公式并且根据参数修改量Δvth0、Δu0以及Δk2计算在电路仿真中实际使用的晶体管模型参数vth0、u0以及k2。然而，可以替代地推导根据栅极间距Ss和Sd直接计算晶体管模型参数vth0、u0以及k2的模型公式。而且在这样的情况下，模型公式被定义为包括下述四项中的至少一项 (1)表达源极/漏极区中的杂质分布对栅极间距的依赖性的项， (2)表达侧壁宽度对栅极间距的依赖性的项， (3)表达袋注入处的阴影对栅极间距的依赖性的项，以及 (4)表达目标MOS晶体管的实际栅极尺寸对栅极间距的依赖性的项。然而，在使用是电路仿真器的现存标准的SPICE仿真器的情况下，如上述实施例的在修改的网表42中描述参数修改量Δvth0、Δu0以及Δk2的方法在实施方面是更优选的。
权利要求
1.一种电路仿真设备，包括
参数计算工具，所述参数计算工具被构造为从集成电路的布局数据中提取集成在所述集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距，并且基于所述提取的栅极间距计算与所述目标MOS晶体管的阈值电压相对应的晶体管模型参数；和
电路仿真器，所述电路仿真器被构造为通过使用所述计算的晶体管模型参数执行所述集成电路的电路仿真。
2.根据权利要求1所述的电路仿真设备，其中所述参数计算工具被构造为根据所述提取的栅极间距计算参数修改量，并且通过根据所述参数修改量修改给定的晶体管模型参数计算所述晶体管模型参数，其中所述参数修改量是与所述目标MOS晶体管的阈值电压相对应的所述晶体管模型参数的修改量。
3.根据权利要求2所述的电路仿真设备，其中所述参数计算工具通过使用模型公式计算所述参数修改量，并且
其中所述模型公式包括下述四项中的至少一项
(1)用于表示所述目标MOS晶体管的源极/漏极区中的杂质分布对所述栅极间距的依赖性的项；
(2)用于表示所述目标MOS晶体管的侧壁宽度对所述栅极间距的依赖性的项；
(3)用于表示在所述集成电路的制造工艺中的袋注入中的阴影的依赖性的项；以及
(4)用于表示所述目标MOS晶体管的实际栅极尺寸对所述栅极间距的依赖性的项。
4.根据权利要求3所述的电路仿真设备，其中所述参数计算工具被构造为根据所述提取的栅极间距通过使用所述模型公式计算阈值电压变化量，根据所述阈值电压变化量计算第一和第二漏电流变化量，并且根据所述阈值电压变化量以及所述第一和第二漏电流变化量计算所述参数修改量，其中所述阈值电压变化量是从其源极侧和漏极侧栅极间距是特定标准值的MOS晶体管的阈值电压的变化量，
所述第一漏电流变化量是与在其反向偏压为0的情况下其栅极间距是所述特定标准值的MOS晶体管的漏电流的差，并且
所述第二漏电流变化量是与在其反向偏压为非零的预定值的情况下其栅极间距是所述特定标准值的MOS晶体管的漏电流的差。
5.根据权利要求4所述的电路仿真设备，其中所述参数计算工具被构造为计算所述第一和第二漏电流变化量，从而所述第一和第二漏电流变化量对于所述阈值电压变化量是线性的。
6.根据权利要求4或5所述的电路仿真设备，其中所述参数计算工具被构造为计算所述参数修改量，从而所述参数修改量是所述第一和第二漏电流变化量的线性组合。
7.根据权利要求3至5中的任意一项所述的电路仿真设备，其中用模型参数描述所述模型公式，并且
其中通过集成在测试元件组中的MOS晶体管的特性的测量数据的数据拟合计算所述模型参数。
8.一种电路仿真方法，包括
从集成电路的布局数据中提取集成在所述集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距；
基于所述提取的栅极间距计算与所述目标MOS晶体管的阈值电压相对应的晶体管模型参数；以及
通过使用所述计算的晶体管模型参数执行所述集成电路的电路仿真。
9.根据权利要求8所述的电路仿真方法，进一步包括
根据所述提取的栅极间距计算参数修改量，其中所述参数修改量是与所述目标MOS晶体管的阈值电压相对应的所述晶体管模型参数的修改量，
其中通过根据所述参数修改量修改给定的晶体管模型参数计算所述晶体管模型参数。
10.根据权利要求9所述的电路仿真方法，其中通过使用模型公式计算所述参数修改量，并且
其中所述模型公式包括下述四项中的至少一项
(1)用于表示所述目标MOS晶体管的源极/漏极区中的杂质分布对所述栅极间距的依赖性的项；
(2)用于表示所述目标MOS晶体管的侧壁宽度对所述栅极间距的依赖性的项；
(3)用于表示在所述集成电路的制造工艺中的袋注入中的阴影的依赖性的项；以及
(4)用于表示所述目标MOS晶体管的实际栅极尺寸对所述栅极间距的依赖性的项。
11.根据权利要求10所述的电路仿真方法，其中用模型参数描述所述模型公式，并且
其中通过集成在测试元件组中的MOS晶体管的特性的测量数据的数据拟合计算所述模型参数。
12.根据权利要求11所述的电路仿真方法，其中集成在所述测试元件组中的所述MOS晶体管包括具有不同栅极间距的MOS晶体管。
全文摘要
本发明提供了基于距相邻MOS晶体管的栅极间距的电路仿真。电路仿真设备被提供有参数计算工具(32)和电路仿真器(31)。参数计算工具(32)被构造为从集成电路的布局数据中提取集成在集成电路中的目标MOS晶体管和相邻MOS晶体管的栅极之间的栅极间距，并且基于提取的栅极间距计算与目标MOS晶体管的阈值电压相对应的晶体管模型参数。电路仿真器(31)被构造为通过使用计算的晶体管模型参数执行集成电路的电路仿真。
文档编号G06F17/50GK101685478SQ20091017764
公开日2010年3月31日 申请日期2009年9月27日 优先权日2008年9月26日
发明者坂元英雄 申请人:恩益禧电子股份有限公司