半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种半导体装置。本发明尤其涉及一种能够利用无线通信发送和接收信息而无需接触的半导体装置。
背景技术：
近些年来，向个体对象给予个体识别信息以使该对象的历史记录等的信息清楚的 个体识别技术已广受关注。尤其是，对能够通过无线电波利用无线通信发送和接收数据而 无需接触的半导体装置的开发日益加快。这种半导体装置被称作IC标签、RFID标签等并 且已经开始被用于市场中物品的管理等。一般地，已经投放实际使用的许多被称作RFID标签等的物体包括具有由晶体管 等构成的电路的元件形成层和天线层。这种能够进行无线通信的半导体装置通过电磁波利 用读取器/写入器进行无线通信，使得该半导体装置能够通过从电源接收功率并从读取器 /写入器接收数据来工作。一般地，在读取器/写入器与半导体装置之间的无线通信中，发 送侧装置(读取器/写入器)发送调制的载波，而接收侧装置(半导体装置)解调该载波， 从而提取数据并发送和接收信息。在能够进行无线通信的半导体装置中，存在调幅方法(幅移键控(ASK)调制方法) 作为一种调制载波的方法。ASK调制方法是一种通过产生载波的振幅差并利用该振幅差作 为调制信号来发送信息的方法。这里，当低(low)状态中的振幅(信号线(振幅峰值)与 基准线(振幅中心)之间的差)为a，并且高(high)状态中的振幅(信号线(振幅峰值) 与基准线(振幅中心)之间的差)为b时，调制系数m可以表示为m= (b-a)/(b+a)0发送 侧装置根据执行无线通信的发送侧装置和接收侧装置两者，决定调制系数。接收侧装置接 收由发送侧装置决定的调制系数的调制信号，并解调该调制信号。然而，由于能够进行无线通信的半导体装置包括设有微小的半导体元件的集成电 路，所以出现元件特性的不均勻等问题，并且难以制造具有良好的电特性的半导体装置。但 是，最近已经利用多种改进实现了具有良好的电特性的半导体装置(例如，参考专利文献 1)。另外，能够进行无线通信的半导体装置的通信根据基于多种标准的通信方法进行 信号的发送、接收等。利用以邻近型(vicinity-type)无线IC卡的标准的IS0/IEC 15693 标准化的通信方法，调制13. 56MHz载波，以获得100%或10%的调制系数，并且用脉冲位 置调制方法编码数据，该方法通过脉冲位置的调制位置的变化来识别数据。作为与ISO/ IEC 15693 同样的标准，还有 IS0/IEC 14443 (类型-A)和 IS0/IEC 18000-3。在 IS0/IEC 14443(类型-A)中，规定了利用其初始振幅(处于无调制信号的状态下的振幅)的5%以下 的振幅来表示调制系数为100%的载波。此外，规定这些标准的通信频率为13.56MHz。另 夕卜，为了解调调制系数为10%的信号，可以考虑多种方法(例如，参考专利文献2、专利文献 3)。[专利文献1]日本公开专利申请2006-268838号公报
[专利文献2]日本公开专利申请2000-172806号公报[专利文献3]日本公开专利申请2008-182687号公报总的来说，接收侧装置包括具有解调电路、电源电路、调制电路等的模拟电路以及 连接到模拟电路的数字电路。作为解调电路的输出，解调信号被从模拟电路输出，并被输入 到数字电路。
图3示出解调载波时的通常的解调电路的电路结构。图3所示的电路包括第一二 极管、第二二极管、第一电阻器、第二电阻器、第一电容器、第二电容器和第三电容器。在图 3所示的电路中，输入部分连接到第一电容器的一端。第一电容器的另一端连接到第一二 极管的阳极(第一电极)和第二二极管的阴极(第二电极)。第一二极管的阴极(第二电 极)连接到第一电阻器、第二电阻器和第二电容器的各一端。第二二极管的阳极(第一电 极)接地。第一电阻器和第二电容器也接地。第二电阻器的另一端连接到第三电容器的一 端和输出部分。第三电容器的另一端接地。如图3所示的电路可以解调调制系数较大的载波(例如，调制系数为100%的载 波)，但是很难解调调制系数较小的载波(例如，调制系数为10%的载波)。这是由于在图 3所示的电路中，振幅波形受到由载波导致的噪声的很大的影响，并且在调制系数较小时 (例如调制系数为10%时)该影响不能忽视。因此，可以通过对于解调电路使用低通滤波 器等来减少噪声，但是并不能充分地减少噪音。

发明内容
由此，本发明的一个方式提供一种半导体装置，该半导体装置具有即使对于调制 系数较小的调制信号(例如，调制系数为10%的信号)也可以没有任何问题地产生解调信 号的电路(解调电路生成电路)。为了解决上述问题，本发明的一个方式的解调信号生成电路包括电连接到天线 电路的第一解调电路；电连接到天线电路并解调与第一解调电路相反极性的信号的第二解 调电路；具有电连接到第一解调电路的输出部分的输入部分的第一偏置电路；具有电连接 到第二解调电路的输出部分的输入部分的第二偏置电路；具有第一输入部分和第二输入部 分的比较器；电连接到比较器的输出部分的模拟缓冲电路；以及电连接到模拟缓冲电路的 输出部分的脉冲检测电路，其中第一偏置电路的输出部分电连接到第一输入部分，第二偏 置电路的输出部分电连接到第二输入部分，并且脉冲检测电路电连接到第一偏置电路及第 二偏置电路。此外，在上述结构中，脉冲检测电路也可以包括输入部分；第一反相器电路；延 迟电路；缓冲电路；NOR电路；第一输出部分；第二反相器电路；以及第二输出部分。在上述结构中，第一输出部分所输出的信号极性可以与第二输出部分所输出的信 号极性相反。在上述结构中，模拟缓冲电路也可以包括源极跟随器电路；恒流电路；以及反相 器电路。比较器也可以包括差分电路、差分放大器和运算放大器中任一个。根据上述结构制造的半导体装置也可以包括天线。上述结构的天线也可以为环形或螺旋形。
当解调信号的电势从HIGH反转为LOW时，脉冲检测电路的电势从LOW反转为 HIGH。在此之后，即使解调信号的电势从LOW变为HIGH再从HIGH变为LOW，脉冲检测电路 的输出的电势也保持为HIGH。当脉冲检测电路的输出的电势回到LOW时，解调信号的电势 回到HIGH，并且在一段时间内不变为LOW。在脉冲检测电路的信号的电势为HIGH时，偏置 电路的输出信号的电压电平变化。这是通过使第一偏置电路的电压电平接近第二偏置电路 的电压电平来防止随时间解调信号的脉冲宽度变化。虽然优选在一开始就使第一偏置电路 与第二偏置电路的电压电平接近，但是若一开始就使其接近则会导致解调信号受到噪声的 影响，所以在偏置电路的输出信号的输出电压电平变化的过程中使其接近。在本发明的一 个方式中，优选通过偏置电路的输出电压电平变化来防止解调信号的随时间的变化。根据本发明的一个方式，可以产生调制系数较小的调制信号(例如，调制系数为 10%的调制信号)的解调信号。因此，即使在使用调制系数较小的调制信号时，能够进行无 线通信的半导体装置也仍能够工作，并且在接收无线信号期间持续供给电源功率。因此，该 半导体装置能够稳定地工作。
此外，在本发明的一个方式的半导体装置中，可以降低由于载波导致的噪声的影 响，因而可以稳定地产生可靠性高的解调信号。此外，存在于第一偏置电路和第二偏置电路的每一输出中的噪声具有相同的相 位。在本发明的一个方式中，通过比较第一偏置电路和第二偏置电路的输出产生解调信号。 因此，抵消(cancel) 了每一输出的噪声，并且降低了由载波导致的噪声的影响，因而可以 解调信号。据此，对于调制系数较小(例如，调制系数为10%的载波)的无线信号，也可以 稳定地检测该信号。


图1是说明本发明的一个方式的半导体装置的图；图2是说明本发明的一个方式的半导体装置的图；图3是说明常规示例的半导体装置的图；图4A至4C(4C_1至4C_3)是说明本发明的一个方式的半导体装置的图；图5A(5A-1和5A-2)和5B(5B_1和5B-2)是说明本发明的一个方式的半导体装置 的图；图6A和6B是说明本发明的一个方式的半导体装置的图；图7是说明本发明的一个方式的半导体装置的图；图8A和8B是说明本发明的一个方式的半导体装置的图；图9是说明本发明的一个方式的半导体装置的图；图10A至10D是说明应用了本发明的一个方式的半导体装置的制造方法的图；图IlA至IlC是说明应用了本发明的一个方式的半导体装置的制造方法的图；图12A和12B是说明应用了本发明的一个方式的半导体装置的制造方法的图；图13A和13B是说明应用了本发明的一个方式的半导体装置的制造方法的图；图14A和14B是说明应用了本发明的一个方式的半导体装置的制造方法的图；图15A至15C是说明应用了本发明的一个方式的半导体装置的制造方法的图；图16A至16C是说明应用了本发明的一个方式的半导体装置的制造方法的图17A和17B是说明应用了本发明的一个方式的半导体装置的制造方法的图；图18A至18C是说明应用了本发明的一个方式的半导体装置的制造方法的图；图19A至19C是说明应用了本发明的一个方式的半导体装置的制造方法的图；图20A至20C是说明应用了本发明的一个方式的半导体装置的制造方法的图；图21A和21B是说明应用了本发明的一个方式的半导体装置的制造方法的图；图22A至22F是说明应用了本发明的一个方式的半导体装置的使用例子的图。
具体实施例方式下面将参考

本发明的实施方式。但是，所属技术领域的普通技术人员可 以很容易地理解一个事实，就是本发明可以以多个不同形式来实施，其方式和详细内容可 以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释 为只限定在本实施方式所记载的内容中。在以下所说明的本发明的结构中，在不同附图之 间共同使用同一附图标记表示同一部分。实施方式1本实施方式的一个方式将参考

包括本发明的一个方式的解调信号生成 电路的半导体装置的结构的一个例子。图2示出本发明的一个方式的半导体装置的框图。本发明的一个方式的半导体装 置100利用电磁波以无线的方式与读取器/写入器110进行数据的发送和接收。读取器/ 写入器Iio优选通过通信线路118连接到控制装置120。控制装置120控制读取器/写入 器110和半导体装置100之间的通信。半导体装置100包括天线电路102、电源电路112、模拟电路104、数字电路106 (包 括控制电路)以及存储器电路108。模拟电路104具有解调信号生成电路150以及调制电 路114。半导体装置100可以不包括天线而包括用于连接到外部天线的布线。该布线和外 部天线可以彼此连接。在这种情况下，单独制造的天线连接到布线。电连接到该布线的连 接端子(端子电极)可以用于将该布线与天线连接。此外，半导体装置100不限于上述结 构，并且可以包括时钟生成电路或中央处理器单元(下文中，称作CPU)等。此外，时钟生成电路是指基于在天线电路102中生成的交流感生电压而产生并向 每一电路提供时钟信号的电路，该时钟信号具有用于数字电路106、存储器电路108等工作 所必须的频率。对于时钟生成电路可以使用振荡电路或分频电路。天线电路102优选具有天线和整流电路，该天线电路接收从读取器/写入器110 发送的电磁波，并产生交流感生电压。所感生的电压成为半导体装置100的电源功率，并且 还包括从读取器/写入器110发送的数据。可以用于本发明的一个方式的天线的形状没有具体限制。因此，作为半导体装置 100中的天线电路102所应用的信号传输方法，可以使用电磁耦合法、电磁感应法或无线电 波法等。实施者可以根据使用用途适当地选择传输方法，并可以根据传输方法设置具有最 适宜的长度和形状的天线。在本发明的一个方式中，优选使用具有13. 56MHz的通信频率的 电磁感应法，来作为信号传输方法。
在应用电磁耦合法或电磁感应法(例如，13. 56MHz频带)作为传输方法的情况下， 为了利用随着电场强度变化而产生的电磁感应，以环形(例如，环形天线)形状或螺旋形状(例如，螺旋天线)形成用作天线的导电膜。在利用作为一种无线电波法的微波法(例如，UHF频带(860MHz至960MHz频带) 或2. 45GHz频带等)来作为传输方法时，可以考虑用于信号传输的无线电波的波长来适当 地确定用作天线的导电膜的长度和形状。例如，可以以线性形状(例如，偶极天线)或平坦 形状(例如，贴片(patch)天线)等来形成用作天线的导电膜。另外，用作天线的导电膜的 形状不限于线性形状，可以考虑无线电波的波长，以弯曲形状、蛇形形状或它们的组合的形 状，来设置导电膜。电源电路112通过二极管等对天线电路102中产生的感生电压进行整流，并利用 电容器使感生电压稳定，从而调节以便维持相对于基准电势(基准线的电势)具有一定电 势差的稳定的电势。
数字电路106基于解调的信号执行以下工作分析指令；控制存储器电路108 ；将 供外部传输的数据输出到调制电路114等。除存储器控制信号的生成电路之外，数字电路 106还可以包括解码电路或信息判断电路等。此外，数字电路106可以包括这样的电路，该 电路将从存储器电路108提取的、从半导体装置100发送到读取器/写入器110的数据的 部分或全部转换成编码的信号。存储器电路108至少存储半导体装置100的专用数据(个体识别信息)。存储器 电路108包括根据数字电路106执行数据的写入或读取的控制电路；以及具有存储器元 件的电路。存储器电路108包括有机存储器、动态随机存取存储器(DRAM)、静态随机存取 存储器(SRAM)、铁电随机存取存储器(FeRAM)、掩模只读存储器(ROM)、可编程只读存储器 (PR0M)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)以及闪存中 的一个或多个。只要存储器电路108的存储内容是半导体装置100的专用数据(个体识别 信息等)，就优选使用能够存储记忆而无需提供功率的非易失性存储器。只要存储半导体 装置100所执行的处理中使用临时记忆，就可以使用易失性存储器。特别是在半导体装置 100没有电池的所谓的无源型的情况下，优选使用非易失性存储器作为存储器电路108。有机存储器具有包含有机化合物的层被夹在一对导电层之间的结构。也可以使用 有机存储器作为存储器电路108。调制电路114根据来自数字电路106的信号，将负载(load)调制发送到天线电路 102。解调信号生成电路150解调并提取被包括在产生于天线电路102中的感生电压中 的数据。在本实施方式的半导体装置中，接收来自读取器/写入器的电磁波，并且供应电 磁波的功率来驱动半导体装置。因此，尽管在本实施方式的一个方式中描述了无源型半导 体装置，但是本发明的一个方式不限于此。作为一种在半导体装置内部具有电池的结构，可 以从电池提供功率来驱动半导体装置。在从读取器/写入器发送的电磁波中，由子载波调制具有特定频率的载波。被包 括在该子载波中的信号是二值化的数字信号，该信号被从读取器/写入器发送到半导体装 置。对于载波的调制方法，有改变振幅的幅移键控(ASK)调制方法、改变频率的频移键控 (FSK)调制方法以及改变相位的相移键控(PSK)调制方法。本实施方式的一个方式描述解 调通过ASK调制方法调制的电磁波的情形。
下面参考图1说明被包括在本发明的一个方式的半导体装置100中的解调信号生 成电路150。图1示出能够用于本实施方式的一个方式的解调信号生成电路150的框图。 解调信号生成电路150包括第一解调电路154、第二解调电路156、第一偏置电路158、第二 偏置电路160、比较器162、模拟缓冲电路164以及脉冲检测电路168。尽管下面描述了解调 信号生成电路150中所包括的这些电路，但是本发明的一个方式不限于此。
图1中所示的解调信号生成电路150的输入部分152连接到第一解调电路154的 输入部分600以及第二解调电路156的输入部分620。第一解调电路154的输出部分616 连接到第一偏置电路158的第一输入部分800，并且第二解调电路156的输出部分636连接 到第二偏置电路160的第一输入部分820。第一偏置电路158的输出部分812连接到比较 器162的第一输入部分900A，而第二偏置电路160的输出部分832连接到比较器162的第 二输入部分900B。比较器162的输出部分912连接到模拟缓冲电路164的输入部分1000。 模拟缓冲电路164的输出部分1005连接到解调信号生成电路150的输出部分166和脉冲 检测电路168的输入部分1101。脉冲检测电路168的第一输出部分1106连接到第二偏置 电路160的第二输入部分834，脉冲检测电路168的第二输出部分1108连接到第一偏置电 路158的第二输出部分814。图4A和4B示出了被用作第一解调电路154和第二解调电路156中的解调电路的 结构的一个例子。图4A所示的第一解调电路154包括输入部分600、输出部分616、第一二 极管604、第二二极管606、第一电阻器608、第二电阻器612、第一电容器602、第二电容器 610和第三电容器614。输入部分600连接到第一电容器602的一端。第一电容器602的 另一端连接到第一二极管604的阳极和第二二极管606的阴极。第一二极管604的阴极连 接到第一电阻器608、第二电容器610和第二电阻器602的各一端。第二电阻器612的另一 端连接到第三电容器614的一端和输出部分616。另外，第二二极管606的阳极、第一电阻 器608、第二电容器610和第三电容器614的各另一端连接到基准电势(Vss)。图4B所示的第二解调电路156包括输入部分620、输出部分636、第一二极管624、 第二二极管626、第一电阻器628、第二电阻器632、第一电容器622、第二电容器630和第三 电容器634。输入部分620连接到第一电容器622的一端。第一电容器622的另一端连接 到第一二极管624的阴极和第二二极管626的阳极。第一二极管624的阳极连接到第一电 阻器628、第二电容器630和第二电阻器632的各一端。第二电阻器632连接到第三电容 器634的一端和输出部分636。另外，第二二极管626的阴极，第一电阻器628、第二电容器 630和第三电容器634的各另一端，连接到基准电势(Vss)。图4A和4B中的第一二极管604、第二二极管606、第一二极管624、第二二极管626 中的每一个可以由二极管连接的TFT来形成。图4C-1中所示的二极管、图4C-2中所示的二 极管连接的η型TFT以及图4C-3中所示的二极管连接的ρ型TFT等效于电路。图5Α(5Α_1 和5Α-2)示出了利用图4C(4C-1至4C-3)中示出的TFT形成图4A中所示的、作为第一解调 电路154的一部分的电路618的例子。同样的，图5B(B-1和5B-2)示出了利用图4C(4C-2 和4C-3)中示出的TFT形成图4B中所示的、作为第二解调电路156的一部分的电路638的 例子。在图5A-1所示的电路中，使用η型TFT700和η型TFT702作为二极管连接的TFT。在 图5Α-2所示的电路中，使用ρ型TFT704和η型TFT706作为二极管连接的TFT。在图5Β-1 所示的电路中，使用η型TFT708和η型TFT710作为二极管连接的TFT。在图5Β-2所示的电路中，使用P型TFT712和η型TFT714作为二极管连接的TFT。可以通过图4Α 至 4C(4C-1 至 4C-3)和图 5A(5A_1 和 5A-2)和 5B (5B-1 和 5B-2)中 所示的电路的组合来实现第一解调电路154和第二解调电路156。既可以使用具有图5A-1 所示的电路618的第一解调电路154和具有图5B-2所示的电路638的第二解调电路156，也 可以使用具有图5A-2所示的电路618的第一解调电路154和具有图5B-1所示的电路638 的第二解调电路156，还可以使用具有图5A-2所示的电路618的第一解调电路154和具有 图5B-2所示的电路638的第二解调电路156。优选的，对于第一解调电路154使用图5A-1 所示的电路618，而对于第二解调电路156使用图5B-1所示的电路638。通常，η型TFT的 载流子具有比P型TFT的载流子高的迁移率。因此，对于被包括在第一解调电路和第二解 调电路中的所有TFT都使用η型TFT，从而能够提高电路的工作性能。设置第一电容器602 (或第一电容器622)以补偿波振幅的中心(基准线)。设置第一电阻器608(或第一电阻器628)以使恒定电流流过点bl (或点b2)。另外，设置第二 电容器610 (或第二电容器630)以使波形平滑。根据第二电容器610 (或第二电容器630) 的静电电容的程度来适当地调整第一电阻器608 (或第一电阻器628)的电阻。当第一电阻 器608 (或第一电阻器628)的电阻较小时，载波的振幅降低；而当电阻过量时，出现第二二 极管606 (或第二二极管626)的击穿现象，因此，半导体装置不能正常工作。另外，第二电 阻器612 (或第二电阻器632)和第三电容器614 (或第三电容器634)用作去除高频分量的 低通滤波器。图6A和6B示出第一偏置电路158及第二偏置电路160的结构的一个例子。在图 6A所示的第一偏置电路158中，第一输出部分800连接到电容器802的一端，电容器802 的另一端连接到第一电阻器804、第二电阻器806的各一端以及输出部分812。第一电阻器 804的另一端连接到电源电势(Vdd)。第二电阻器806的另一端连接到第三电阻器808的一 端、第一 TFT810的源电极和漏电极中的一方。第三电阻器808的另一端、第一 TFT810的源 电极和漏电极中的另一方连接到基准电势(Vss)。第一 TFT810的栅电极连接到第二输出部 分 814。设置电容器802以使第一输入部分800与第一电阻器804所连接的电源电势直流 地隔离。设置第一电阻器804、第二电阻器806、第三电阻器808和第一 TFT810以生成被输 入到比较器162中所包括的第一输入部分900A的信号的电势之间的差。当第一 TFT810关断时，从第二电阻器806流过的电流不流过第一 TFT810，而流过 第三电阻器808。当第一电阻器804的电阻值为Ria、第二电阻器806的电阻值为R2a、第三 电阻器808的电阻值为R3a时，输出部分812的电压值Va为如下Va = Vdd X (R2A+R3A) / (R1A+R2A+R3A)当第一 TFT810导通时，从第二电阻器806流过的电流流过第一 TFT810和第三电 阻器808。在电流流过第一 TFT810时，第一 TFT810的漏电极和源电极之间的电阻R4a在如 下条件下为R4a = Rta 第一 TFT810的导通电阻和第三电阻器808为并联连接并Rta << R3A。 输出部分812的电压值Va为如下Va = Vdd X (R2A+R4A) / (R1A+R2A+R4A)但是在Ria > > R4a以及R2a > > R4a时，如下
Va = Vdd XR2a/(R1A+R2A)可以通过从第二输出部分814输出的信号使第一 TFT810导通或关断来改变输出 部分812的电压值VA。在图6B所示的第二偏置电路160中，第一输出部分820连接到电容器822的一端， 电容器822的另一端连接到第一电阻器824、第二电阻器826的各一端以及输出部分832。 第二电阻器826的另一端连接到基准电势(Vss)。第一电阻器824的另一端连接到第三电阻 器828的一端、第一 TFT830的源电极和漏电极中的一方。第三电阻器828的另一端、第一 TFT830的源电极和漏电极中的另一方连接到电源电势(Vdd)。第一 TFT830的栅电极连接到 第二输出部分834。设置电容器822以使第一输入部分820与第一电阻器824所连接的电源电势直流 地隔离。设置第一电阻器824、第二电阻器826、第三电阻器828和第一 TFT830以生成被输 入 到比较器162中所包括的第二输入部分900B的信号的电势之间的差。当第一 TFT830关断时，从第二电阻器826流过的电流不流过TFT830，而流过第三 电阻器828。当第一电阻器824的电阻值为Rib、第二电阻器826的电阻值为R2b、第三电阻 器828的电阻值为R3b时，在输出部分832的电压值Vb为如下Vb = Vdd X (R2B+R3B) / (R1B+R2B+R3B)当第一 TFT830导通时，从第二电阻器826流过的电流流过第一 TFT830和第三电 阻器828。在电流流过第一 TFT830时，第一 TFT830的漏电极和源电极之间的电阻R4b在如 下条件下为R4b = Rtb 第一 TFT830的导通电阻和第三电阻器828为并联连接并Rtb << R3B。 输出部分832的电压值Vb为如下Vb = Vdd X (R2B+R4B) / (R1B+R2B+R4B)但是在Rib > > R4b以及2B > > R4b时，如下VB = VddXR2B/(R1B+R2B)可以通过从第二输出部分834输出的信号使第一 TFT830导通或关断来改变输出 部分832的电压值Vb。通过包括第一偏置电路158和第二偏置电路160可以防止比较器162的误动作。图7示出了比较器162的结构的一个例子。比较器162包括两个输入部分，诸如差 分电路、差分放大器或运算放大器，并且可以使用具有比较输入到该输入部分的信号的功 能的电路。比较器162至少包括第一输入部分900A、第二输入部分900B、第一 TFT 902至 第五TFT 910以及第一输出部分912。在比较器162中，第一输入部分900A连接到第一偏 置电路158的输出部分808A，并且第二输入部分900B连接到第二偏置电路160的输出部分 808Bo第一输入部分900A连接到第一 TFT 902的栅电极，而第二输入部分900B连接到第 二 TFT 904的栅电极。第一 TFT 902的源电极和漏电极中的一方连接到第五TFT910的源 电极和漏电极中的一方以及第二 TFT 904的源电极和漏电极中的一方。第一 TFT 902的源 电极和漏电极中的另一方连接到第三TFT 906的源电极和漏电极中的一方、第三TFT 906 的栅电极以及第四TFT 908的栅电极。第三TFT 906的源电极和漏电极中的另一方连接 到电源电势(Vdd)。第四TFT 908的源电极和漏电极中的一方连接到电源电势(Vdd)。第四 TFT 908的源电极和漏电极中的另一方连接到输出部分912以及第二 TFT 904的源电极和漏电极中的另一方。第五TFT 910的栅电极通过布线914连接到恒流电路1003。第五TFT 910的源电极和漏电极中的另一方连接到基准电势(Vss)。另外，布线914连接到恒流电路 1003。在图7中，在本实施方式的一个方式中第六TFT 916总是导通或者不设置该TFT。下面描述在信号输入到比较器162的第一输入部分900A和第二输入部分900B时 的工作。将流过作为比较器162的恒流源的第五TFT 910的电流设置为Id。这里，由于第 三TFT 906和第四TFT 908形成电流镜电路，在第三TFT 906和第四TFT 908每一个的源 电极和漏电极之间有Id/2的电流流过。另外，将图7中所示的点a的电势设置为V5。这里，描述不同的电势施加到形成差分对的两个TFT的情形。首先考虑第一输入 部分900A的电势 高于第二输入部分900B的电势的情形。流过第一 TFT 902和第二 TFT 904 的电流以下公式(1)表示。这里，Vgs是栅极电压，Vds是漏极电压，Vth是阈值电压，k为跨 导系数，而λ是沟道长度调制系数。公式1Ids -^-=k(Vgs~V!h)2(l + l-Vds)(1)在公式(1)中，由于第一输入部分900A的电势高于第二输入部分900B的电势，在 第一 TFT 902的栅极电压Vgs (902)和第二 TFT904的栅极电压Vgs (904)之间形成如下关系 Vgs(902) > Vgs(904)。跨导系数k是由TFT的载流子迁移率、栅极绝缘膜的电容、沟道宽度 以及沟道长度所确定的对于TFT唯一的值(常数)，而沟道长度调制系数λ是由TFT的制 造工艺所确定的常数。因此，当第一 TFT 902和第二 TFT 904的跨导系数k和沟道长度调 制系数λ相等时，在第一 TFT 902的漏极电压Vds和第二 TFT 904的漏极电压Vds之间形成 如下关系Vds(902) < Vds (904)。接下来，当与上面同样地考虑第一输入部分900A的电势低 于第二输入部分900B的电势的情形时，在第一 TFT 902的漏极电压Vds和第二 TFT 904的 漏极电压Vds之间形成如下关系Vds(902) > Vds (904)。如上所述，输出部分912的电压根据第一输入部分900A和第二输入部分900B的 电势的大小关系而波动。接着，图8A和8B示出了模拟缓冲电路164的电路结构的例子。图8A的模拟缓冲 电路包括输入部分1000、布线914、源极跟随器电路1001、反相器电路1002、恒流电路1003、 反相器电路1004以及输出部分1005。布线914连接到图7中所示的第五TFT 910的栅电 极。输出部分1005连接到解调信号生成电路150的输出部分166。图8B的模拟缓冲电路包括输入部分1000B、布线914B、源极跟随器电路1001B、恒 流电路1003B以及输出部分1005B。布线914B连接到图7中所示的第五TFT 910的栅电 极。输出部分1005B连接到解调信号生成电路150的输出部分166。通过设置如图8A或8B中所示的模拟缓冲电路164，可以有效地去除噪声，并能够 稳定地产生解调信号。图9示出了脉冲检测电路168的结构的一个例子。图9的脉冲检测电路包括输入 部分1101、反相器电路1102、延迟电路1103、缓冲电路1104、NOR电路1105、第一输出部分 1106、反相器电路1107以及第二输出部分1108。第一输出部分1106连接到图6B所示的第 二输入部分834。第二输出部分1108连接到图6A所示的第二输入部分814。
脉冲检测电路当检测解调脉冲信号时输出信号。解调的信号被输入到数字电路106，提取通过数字电路106存储在存储器电路108 中的个体识别信息等，并且在数字电路106中将所提取的信息编码，并将该信息编码输入 到调制电路114中。调制电路114根据所输入的信号执行调制，并将信息从天线电路102 发送到读取器/写入器110。读取器/写入器110中接收的信息被通过通信线路118发送 到控制装置120。
如上所述，通过利用本发明的一个方式的半导体装置可以稳定地解调调制系数较 小的调制信号，并可以接收信息。具体的，可以通过对信号线和基准线之间的差的检测，解 调调制信号，并可以稳定地提取其数据。此外，信号线的噪声和基准线的噪声具有相同的相位。至于本发明的一个方式的 解调方法，通过信号线和基准线的比较进行解调，因此，由于相位相同，每一条线的噪声都 被抵消。由于上述原因，本发明的一个方式的半导体装置可以执行解调而具有较少的由载 波引起的噪声的影响。实施方式2本实施方式的一个方式将参考附图描述实施方式1中所描述的半导体装置的制 造方法的一个例子。本实施方式的一个方式将描述利用薄膜晶体管在同一衬底上形成半导 体装置的天线、电池和信号处理电路的结构。此外，可以通过在一个衬底上形成天线、电池 和信号处理电路，来实现小型化。另外，将描述使用薄膜二次电池作为电池的例子。首先，在衬底3401的一个表面上隔着绝缘膜3402形成剥离层3403，然后，层叠用 作基底膜的绝缘膜3404和非晶半导体膜3405 (例如，含非晶硅的膜)(参考图10A)。此外， 绝缘膜3402、剥离层3403、绝缘膜3404以及非晶半导体膜3405可以连续形成。另外，在不 需要分离时，不必形成剥离层3403。衬底3401选自玻璃衬底、石英衬底、金属衬底(例如，不锈钢衬底)、陶瓷衬底或硅 衬底等半导体衬底等。另外，可以使用塑料衬底诸如，聚对苯二甲酸乙二醇酯(PET)、聚乙烯 萘酚(PEN)、聚醚砜(PES)或丙烯酸树脂等。此外，在本工序中，在衬底3401的整个表面上 隔着绝缘膜3402设置剥离层3403，但是根据需要，可以在衬底3401的整个表面上设置剥离 层之后通过光刻方法形成图案。通过CVD方法或溅射方法等，利用绝缘材料，诸如氧化硅、氮化硅、氧氮化硅 (SiOxNy，其中χ > y)或氮氧化硅(SiNxOy，其中χ > y)，来形成绝缘膜3402和3404。例如， 当将绝缘膜3402和3404形成为具有两层结构时，可以形成氮氧化硅膜作为第一绝缘膜，并 可以形成氧氮化硅膜作为第二绝缘膜。此外，可以形成氮化硅膜作为第一绝缘膜，并可以形 成氧化硅膜作为第二绝缘膜。绝缘膜3402用作阻挡层，其防止衬底3401中所含杂质元素 混合到剥离层3403或在其上形成的元件中。绝缘膜3404用作阻挡层，其防止衬底3401和 剥离层3403中所含杂质元素混合到在绝缘膜3404上形成的元件中。以这样的方式，形成 作为阻挡层的绝缘膜3402和3404，可以防止对剥离层3403或绝缘膜3404上形成的元件的 不利影响，否则，包含在衬底3401中的钠等碱金属或碱土金属或包含在剥离层3403中的杂 质元素，将导致这些不利影响。此外，在使用石英作为衬底3401的情况下，可以省略绝缘膜 3402和3404。这是因为在石英衬底中不合碱金属或碱土金属。可以利用金属膜或者金属膜和金属氧化物膜的叠层结构等，来形成剥离层3403。作为金属膜，可以利用钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇或铱元素，或者使用含 该元素作为主要成分的合金材料或化合物材料，来形成单层或叠层。另外，可以通过溅射方 法或等离子CVD方法等各种CVD方法等，来形成这些材料。可以通过以下步骤来获得金属 膜和金属氧化物膜的叠层结构形成上述金属膜；在氧气气氛或N2O气氛下对其进行等离 子处理，或者在氧气气氛或N2O气氛下对其进行热处理；以及从而在金属膜上形成金属膜的 氧化物或氧氮化物。例如，在通过溅射方法或CVD方法等设置钨膜作为金属膜时，可以通过 对钨膜进行等离子处理在钨膜的表面上形成由氧化钨形成的金属氧化物膜。此外，例如，在 形成金属膜(例如，钨膜)之后，可以通过溅射方法在该金属膜上形成由氧化硅(SiO2)等形 成的绝缘膜，并且也可以在该金属膜上形成金属氧化物(例如，在钨膜上形成氧化钨膜)。 另外，例如，可以进行高密度等离子处理来作为等离子处理。除金属氧化物膜之外，可以形 成金属氮化物或金属氧氮化物。在这种情况下，金属膜可以在氮气气氛或含有氮气和氧气 的混合物的气氛下进行等离子处理或热处理。通过溅射方法、LPCVD方法或等离子CVD方法等形成非晶半导体膜3405为IOnm以 上且200nm以下(优选30nm以上且150nm以下)厚。接着，通过激光照射使非晶半导体膜3405晶化。此外，非晶半导体膜3405的晶化 可以 通过组合激光照射、利用快速热退火(RTA)或退火炉的热结晶化方法、或利用促进结 晶化的金属元素的热结晶化方法的方法来进行非晶半导体膜3405的晶化。之后，将所获得 结晶半导体膜蚀刻成期望的形状，来形成结晶半导体膜3405a至3405f。形成栅极绝缘膜 3406以便覆盖结晶半导体膜3405a至3405f(参考图10B)。注意，优选将结晶半导体膜的 端部蚀刻成具有锥形。这是因为当端部为锥形时可以顺利地形成栅极绝缘膜。通过CVD方法或溅射方法等，利用绝缘材料诸如氧化硅、氮化硅、氧氮化硅 (SiOxNy，其中χ > y)或氮氧化硅(SiNxOy，其中χ > y)，形成栅极绝缘膜3406。例如，当栅 极绝缘膜3406形成为具有两层结构时，可以形成氧氮化硅膜作为第一绝缘膜并且可以形 成氮氧化硅膜作为第二绝缘膜。另外，可以形成氧化硅膜作为第一绝缘膜，并可以形成氮化 硅膜作为第二绝缘膜。下面简要说明结晶半导体膜3405a至3405f的制造工序的一个例子。首先，通过 等离子CVD方法形成厚度为50nm至60nm的非晶半导体膜。然后，使含有用于促进晶化的 金属元素的镍的溶液保持在非晶半导体膜上，之后进行脱氢处理(在500°C，一小时)和热 晶化处理(在550°C，四小时)。从而，形成结晶半导体膜。然后，通过光刻方法用激光辐照 该结晶半导体膜并蚀刻，使得形成结晶半导体膜3405a至3405f。此外，可以仅通过激光辐 照来进行非晶半导体膜的晶化，而无需进行利用促进晶化的金属元素的热晶化。注意，不限 于上述所形成的多晶半导体膜，也可以采用单晶半导体膜。作为用于晶化的激光，可以使用连续振荡激光(CW激光束)或脉冲振荡激光束 (脉冲激光束)。作为这里使用的激光束，可以使用由下列中的一个或多个发射的激光气 体激光，诸如Ar激光、Kr激光、以及准分子激光；单晶YAG、YV04、镁橄榄石(Ife2SiO4)、YA103、 或 GdVO4 或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3、或 GdVO4 掺杂有 Nd、Yb、Cr、Ti、Ho、Er、Tm 以及Ta中的一种或多种激光介质作为掺杂剂的激光；玻璃激光；红宝石激光；变石激光； Ti 蓝宝石激光；铜蒸汽激光；以及金属蒸汽激光。当利用这种激光束的基波或基波的二次 至四次谐波进行辐照时，可以获得具有较大晶粒尺寸的晶体。例如，可以使用NchYVO4激光(1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。在此情况下，大约0. OlMW/cm2 至lOOMW/cm2 (优选0. lMW/cm2以上且lOMW/cm2以下)的激光功率密度是必要的，并利用大 约10cm/sec至2000cm/sec的扫描速度进行辐照。此夕卜，单晶YAG、YV04、镁橄榄石(Ife2SiO4)、 YAlO3 或 GdVO4 或者多晶(陶瓷)YAG、Y2O3> YVO4、YAlO3 或 GdVO4 掺杂有 Nd、Yb、Cr、Ti、Ho、 Er、Tm以及Ta中的一种或多种激光介质作为掺杂剂的激光，Ar离子激光，或Ti 蓝宝石激 光，可以用作连续振荡激光，而通过与Q切换工作或模式锁定等相结合，它们也可以用作具 有IOMHz以上的重复率的脉冲激光。在使用IOMHz以上的重复率的激光束时，在半导体膜 被利用激光熔化到固化之间，可以利用下一脉冲辐照半导体膜。因此，与利用具有低重复率 的脉冲激光的情况不同，可以使半导体膜中的固体-液体界面连续移动。从而，能够获得在 扫描方向上连续生长的晶粒。可以通过对结晶半导体膜3405a至3405f进行上述高密度等离子处理来氧化或氮 化其表面，来形成栅极绝缘膜3406。例如，使用利用稀有气体诸如He、Ar、Kr或Xe和氧气、 氧化氮、氨、氮气或氢气等的混合气体的等离子处理。在通过引入微波激发等离子时，可以 生成具有低电子温度和高电子密度的等离子体。利用由高密度等离子体产生的氧自由基 (存在包括OH自由基的情形)或者氮自由基(存在包括NH自由基的情形)，可以氧化或氮 化半导体膜的表面。通过这种高密度等离子处理，在半导体膜上形成厚度Inm以上且20nm以下，典型 地，5nm以上且IOnm以下的绝缘膜。由于在这种情况下的反应是固相反应，因此，可以使绝 缘膜和半导体膜之间的界面态密度极度降低。由于这种高密度等离子处理直接氧化(或氮 化)半导体膜(结晶硅或多晶硅)，因此，绝缘膜可以被形成为具有极少不均勻的厚度，这是 理想的。另外，由于结晶硅的晶粒边界未被其强烈氧化，因此获得极其优选的状态。换言之， 利用通过这里所描述的高密度等离子处理的半导体膜表面的固相氧化，可以形成具有均勻 厚度和低界面态密度的绝缘膜，而在晶粒边界处没有过度的氧化反应。作为栅极绝缘膜3406，可以仅使用通过高密度等离子处理形成的绝缘膜，或者可 以形成通过利用等离子或热反应的CVD方法在该绝缘膜上淀积绝缘膜诸如，氧化硅、氧氮 化硅、或氮化硅而获得叠层。在任何一种情况下，在部分或整个栅极绝缘膜中包括通过高密 度等离子处理形成的绝缘膜的晶体管可以降低特性的变化。此外，通过在利用连续振荡激光束或以IOMHz以上的重复率振荡的激光束照射 半导体膜的同时在一个方向上扫描半导体膜以使该半导体膜结晶而获得的结晶半导体膜 3405a至3405f可以在激光束扫描方向上生长其晶体。晶体管被配置使得其沟道长度方向 (其中在形成沟道形成区时载流子移动的方向)与扫描方向对准，并且上述栅极绝缘膜与 结晶半导体膜组合，使得可以获得具有高场效应迁移率和特性较少变化的薄膜晶体管。接着，在栅极绝缘膜3406上层叠第一导电膜和第二 导电膜。这里，通过CVD方法 或溅射方法等将第一导电膜形成为具有20nm以上且IOOnm以下的厚度。第二导电膜形成 具有IOOmn以上且400nm以下的厚度。利用钽、钨、钛、钼、铝、铜、铬或铌等元素，或者使用 含该元素作为主要成分的合金材料或化合物材料，来形成该第一导电膜和第二导电膜。或 者，可以由通过掺杂磷等杂质元素而引入导电性的多晶硅等半导体材料来形成该第一导电 膜和第二导电膜。作为第一导电膜和第二导电膜的组合例子，可以举出氮化钽膜和钨膜、氮 化钨膜和钨膜、氮化钼膜和钼膜等。钨和氮化钽具有高的耐热性。因此，在形成第一导电膜和第二导电膜之后，可以对其进行热处理以用于热激活目的。另外，在采用三层结构而不是 二层结构的情况下，优选采用铝膜插入在钼膜之间的叠层结构。接着，通过光刻方法形成抗蚀剂掩模，并进行蚀刻处理以形成栅电极和栅极线。因 此，在结晶半导体膜3405a至3405f的上方形成栅电极3407。这里，示出第一导电膜3407a 和第 二导电膜3407b的叠层结构作为栅电极3407的例子。接着，利用栅电极3407作为掩模，通过离子掺杂方法或离子注入方法，使结晶半 导体膜3405a、3405b、3405d和3405f掺杂有低浓度的赋予η型导电性的杂质元素。然后，通 过光刻方法选择性地形成抗蚀剂掩模，并且使结晶半导体膜3405c和3405e掺杂有高浓度 的赋予P型导电性的杂质元素。作为赋予η型导电性的杂质元素，可以使用磷或砷等。作 为赋予P型导电性的杂质元素，可以使用硼、铝或镓等。这里，使用磷作为赋予η型导电性 的杂质元素，并将其选择性地引入到结晶半导体膜3405a、3405b、3405d和3405f中，使得以 lX1015/cm3至lX1019/cm3的浓度含有磷。从而，形成具有η型导电性的杂质区3408。另 夕卜，利用硼作为赋予P型导电性的杂质元素，并将其选择性地引入到结晶半导体膜3405c和 3405e中，使得以lX1019/cm3至lX102°/cm3的浓度含有硼。从而，形成具有ρ型导电性的 杂质区3409 (参考图10C)。随后，形成绝缘膜以覆盖栅极绝缘膜3406和栅电极3407。通过CVD方法或溅射方 法等将绝缘膜形成为具有含无机材料诸如硅、硅的氧化物或硅的氮化物等的膜或者含有有 机材料诸如有机树脂等的膜的单层或叠层。接着，通过主要在垂直方向上各向异性蚀刻选 择性蚀刻绝缘膜，使得形成与栅电极3407的侧表面接触的绝缘膜3410 (也称作侧壁)。利 用绝缘膜3410作为掺杂掩模来形成轻掺杂漏极(LDD)区域。接着，利用通过光刻方法形成的抗蚀剂掩模、栅电极3407以及绝缘膜3410作为掩 模，以高浓度对结晶半导体膜3405a、3405b、3405d和3405f掺杂赋予η型导电性的杂质元 素。从而，形成具有η型导电性的杂质区3411。这里，使用磷作为赋予η型导电性的杂质元 素，并将其选择性地引入到结晶半导体膜3405a、3405b、3405d和3405f中，使得以IXlO19/ cm3至1 X IO2Vcm3的浓度含有磷。因此，形成其浓度比杂质区3408的浓度更高的η型杂质 区 3411。通过上述步骤，形成η沟道薄膜晶体管3400a、3400b、3400d和3400f，以及ρ沟道 晶体管3400c和3400e (参考图10D)。在η沟道薄膜晶体管3400a中，在与栅电极3407重叠的结晶半导体膜3405a的区 域中形成沟道形成区；在不与栅电极3407和绝缘膜3410重叠的结晶半导体膜3405a的区 域中形成杂质区3411，该杂质区3411形成源区或漏区；并且在与绝缘膜3410重叠且在沟 道形成区和杂质区3411之间的区域中形成低浓度杂质区(LDD区)。另外，同样地，在η沟道 薄膜晶体管3400b、3400d和3400f中，形成了沟道形成区、低浓度杂质区以及杂质区3411。在ρ沟道薄膜晶体管3400c中，在与栅电极3407重叠的结晶半导体膜3405c的区 域中形成沟道形成区；在不与栅电极3407重叠的结晶半导体膜3405c的区域中形成杂质区 3409，该杂质区3409形成源区或漏区。同样地，在ρ沟道薄膜晶体管3400e中，形成了沟道 形成区以及杂质区3409。这里，尽管在ρ沟道薄膜晶体管3400c和3400e中不形成LDD区， 但是也可以在P沟道薄膜晶体管中设置LDD区，或者可以将没有LDD区的结构应用于η沟 道薄膜晶体管。
接着，形成绝缘膜的单层或叠层以便覆盖结晶半导体膜3405a至3405f、栅电极 3407等。然后，在该绝缘膜上形成电连接到杂质区3409和杂质区3411的导电膜3413，该杂 质区3409和该杂质区3411形成薄膜晶体管3400a至3400f的源区或漏区(参考图11A)。 利用无机材料诸如硅的氧化物或硅的氮化物等、有机材料诸如聚 酰亚胺、聚酰胺、苯并环丁 烯、丙烯酸树脂或环氧树脂或者硅氧烷材料等，通过CVD方法、溅射方法、SOG方法、液滴喷 射法或丝网印刷法等，以单层或叠层形成该绝缘膜。这里，将绝缘膜形成为具有两层，从而 形成氮氧化硅膜作为第一绝缘膜3412a并形成氧氮化硅膜作为第二绝缘膜3412b。另外，导 电膜3413可以形成薄膜晶体管3400a至3400f的源电极或漏电极。此外，在形成绝缘膜3412a和3412b之前，或者在形成它们之一或两者之后，出于 恢复半导体膜的结晶性、已经被加入到半导体膜中的杂质元素的激活、或者半导体膜的氢 化的目的，可以应用热处理。作为热处理，可以应用热退火方法、激光退火方法或RTA方法等。可以利用铝、钨、钛、钽、钼、镍、钼、铜、金、银、锰、钕、碳或硅元素，或者使用含该元 素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层 形成导电膜3413。含有铝作为其主要成分的合金材料对应于，例如，含有铝作为其主要成分 且还含有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅中的一方或双方的 合金材料。作为叠层的导电膜3413，例如可以采用具有阻挡膜、铝硅膜以及阻挡膜的叠层结 构，或者阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠层结构。此外，阻挡膜是由钛、钛的氮化 物、钼、或钼的氮化物形成的薄膜。铝和铝硅是导电膜3413的较佳的材料，因为它们具有低 电阻且不昂贵。当设置阻挡层作为导电膜3413的顶层和底层时，可以防止产生铝和铝硅的 小丘。当形成具有高还原特性的元素的钛的阻挡膜时，即使在存在形成在结晶半导体膜上 的薄的自然氧化物膜时，也能够还原自然氧化物膜，并因而去除自然氧化物膜，而且可以获 得在导电膜3413和结晶半导体膜之间的理想的接触。接着，形成绝缘膜3414以便覆盖导电膜3413，并形成电连接到导电膜3413的导电 膜3415a和3415b，该导电膜3424形成薄膜晶体管3400a、3400f的源电极或漏电极。另外， 可以形成电连接到导电膜3413的导电膜3416，该导电膜3413形成薄膜晶体管3400b等的 源电极或漏电极。注意，可以利用同一材料以同一步骤形成导电膜3415a和3415b以及导 电膜3416。导电膜3415a和3415b以及导电膜3416可以利用上面对于导电膜3413所描述 的任意材料来形成。随后，形成用作天线的导电膜3417，以便电连接到导电膜3416(参考图11B)。可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜 3414 含氧或氮的绝缘膜，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，其中χ > y)、或氮氧化硅(SiNxOy，其中x>y)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料 形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂，或者 硅氧烷材料，诸如硅氧烷树脂。此外，硅氧烷材料对应于具有Si-O-Si键的材料。硅氧烷具 有带有硅和氧键的骨架结构。作为取代基，也可以使用有机基(例如，烷基、芳基)或氟基。 有机基也可以包括氟基。导电膜3417可以由导电材料通过CVD方法、溅射方法、诸如丝网印刷或凹版印刷 的印刷方法、液滴喷射法、分散法或镀方法等形成。导电膜3417由铝、钛、银、铜、金、钼、镍、钯、钽或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠层形 成。例如，在通过丝网印刷法形成用作天线的导电膜3417时，可以通过选择性地印刷 导电胶来设置导电膜3417，在该导电胶中在有机树脂中溶解或分散具有几nm至几十μ m的 晶粒直径的导电微粒。作为导电微粒，可以使用银、金、铜、镍、钼、钯、钽、钼和钛的金属微粒 中的至少一种；卤化银的精细微粒；或者分散的纳米微粒。另外，包括在导电胶中的有机树 脂可以是作为用于金属微粒的粘结剂、溶剂、分散剂和涂覆材料的有机材料中的一种或多 种。典型地，可以举出诸如环氧树脂和硅酮树脂的有机树脂。另外，优选在应用导电胶后进 行焙烧。例如，在利用含有银作为其主要成分的精细微粒(例如，Inm以上且IOOnm以下的 晶粒直径)作为导电胶的材料的情况下，在大约150°C至300°C的温度焙烧导电胶并使其硬 化，从而获得导电膜。另外，也可以使用含焊料或无铅焊料作为其主要成分的精细微粒。在 此情况下，优选使用具有20 μ m以下的晶粒直径的精细微粒。焊料和无铅焊料具有低成本 的优点。导电膜3415a和3415b可以作为电连接到在稍后的步骤中被包括在本发明的一个 方式的半导体装置中的二次电池的布线。另外，在形成用作天线的导电膜3417中，可以分 开地形成另一导电膜以便电连接到导电膜3415a和3415b，从而可以使用该导电膜作为连 接到二次电池的布线。
接着，形成绝缘膜3418以便覆盖导电膜3417，并将包括薄膜晶体管3400a至 3400f、导电膜3417等的层(下文中，称作“元件形成层3419”)与衬底3401分开。这里， 在通过激光照射(例如，UV光)在元件形成层3419中除薄膜晶体管3400a至3400f的区 域之外形成开口(参考图11C)之后，利用物理力将元件形成层3419与衬底3401分开。在 将元件形成层3419与衬底3401分开之前，可以通过将蚀刻剂引入到所形成的开口，来选择 性地去除剥离层3403。作为蚀刻剂，可以使用含卤素氟化物或卤素间化合物的气体或液体。 例如，可以使用三氟化氯作为含卤素氟化物的气体。因此，可以将元件形成层3419与衬底 3401分开。此外，没有去除整个剥离层3403，而是其部分仍可以保留。因而，可以抑制蚀刻 剂的消耗，并可以缩短去除剥离层的处理时间。因此，可以提高处理量，并降低成本。另外， 即使在去除了剥离层3403之后，也可以使元件形成层3419保持在衬底3401上。此外，通 过重新使用从其去除了元件形成层3419的衬底3401，可以降低成本。可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜 3418 含氧或氮的绝缘膜，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，其中χ > y)、或氮氧化硅(SiNxOy，其中x>y)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料 形成的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂，或者 硅氧烷材料，诸如硅氧烷树脂。在本实施方式的一个方式中，在通过激光照射形成元件形成层3419中的开口之 后，将第一片材料3420贴合到元件形成层3419的一个表面(暴露出绝缘膜3418的表面)， 然后，将元件形成层3419与衬底3401分开(参考图12A)。接着，将第二片材料3421贴合到元件形成层3419的另一表面(通过分离而暴露 的表面)，接着进行热处理和加压处理中一个或两者(参考图12B)。作为第一片材料3420 和第二片材料3421，可以使用热熔融膜等。
作为第一片材料3420和第二片材料3421，可以使用对其已经应用了用于防止静 电等的抗静电处理的膜(下文中，称作抗静电膜)。作为抗静电膜，可以举出在树脂中分散 抗静电材料的膜或对其贴合了抗静电材料的膜等。设有抗静电材料的膜可以是在其一个表 面上设有抗静电材料的膜，或者在其每一表面上设有抗静电材料的膜。另外，其一个表面上 设有抗静电材料的膜可以被贴合使得抗静电材料被放置在膜的内侧或膜的外侧上。抗静电 材料可以设置在膜的整个表面上，或在一部分的面上。作为抗静电材料，可以使用作为导电 材料的金属或铟锡氧化物(ITO)，或者表面活性剂，诸如两性表面活性剂、阳离子表面活性 剂或非离子表面活性剂。另外，作为另一抗静电材料，可以使用包含在其支链上具有羧基基 团和季铵碱(base)的交联共聚物的树脂材料等。将这些材料贴合、混合或施加到膜上，使 得能够形成抗静电膜。通过用抗静电膜密封元件形成层3419，可以防止半导体元件在作为 商品对待时受到诸如外部静电的不利影响。 此外，电源电路的存储电容器连接到薄膜二次电池的导电膜3415a和3415b。可以 在元件形成层3419与衬底3401分开之前(在图IlB或IlC所示的阶段)，在元件形成层 3419与衬底3401分开之后(在图12A所示的阶段)，或者在利用第一片材料和第二片材料 密封元件形成层3419 (在图12B所示的阶段)之后，进行二次电池和导电膜3415a和3415b 之间的连接。下面参考图13A和13B以及图14A和14B描述元件形成层3419和二次电池 被形成为连接着的一个例子。在图IlB中，在与用作天线的导电膜3417的同时形成分别电连接到导电膜3415a 和3415b的导电膜3431a和3431b。然后，形成绝缘膜3418以便覆盖导电膜3417、3431a和 3431b，接着形成开口 3432a和3432b使得露出导电膜3431a和3431b的表面。之后，通过 激光照射在元件形成层3419中形成开口，并将第一片材料3420贴合到元件形成层3419的 一个表面(暴露出绝缘膜3418的表面)，以使得元件形成层3419与衬底3401分开(参考 图 13A)。接着，将第二片材料3421贴合到元件形成层3419的另一表面(通过分离而暴露 出的表面)，并且元件形成层3419与第一片材料3420分开。因此，使用低粘度的材料作为 该第一片材料3420。然后，选择性地形成通过开口 3432a和3432b的、分别电连接到导电膜 3431a和3431b的导电膜3434a和3434b (参考图13B)。通过CVD方法、溅射方法、诸如丝网印刷或凹版印刷的印刷方法、液滴喷射法、分 散器法或镀的方法等，利用导电材料形成导电膜3434a和3434b。用铝、钛、银、铜、金、钼、 镍、钯、钽或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠 层形成导电膜3434a和3434b。注意，这里所示的示例是在元件形成层3419与衬底3401分开之后形成导电膜 3434a和3434b的情形。然而，也可以在形成导电膜3434a和3434b之后将元件形成层3419 与衬底3401分开。接着，在衬底上形成多个元件的情况下，将元件形成层3419切割成单独的元件 (参考图14A)。对于切割可以使用激光照射装置、裂片(dicing)装置或划片(scribing) 装置等。这里，通过激光照射将形成在一个衬底上的多个元件彼此分开。接着，将分开的元件电连接到二次电池(参考图14B)。在本实施方式的一个方式 中，使用薄膜二次电池作为电源电路的存储电容器，电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性材料层以及电流收集薄膜顺序层叠。
导电膜3436a和3436b由导电材料通过CVD方法、溅射方法、诸如丝网印刷或凹版 印刷的印刷方法、液滴喷射法、分散器法或镀的方法等形成。用铝、钛、银、铜、金、钼、镍、钯、 钽或钼元素或者使用含该元素作为主要成分的合金材料或化合物材料的单层或叠层形成 导电膜3436a和3436b。导电材料应当具有对负电极活性材料层高的粘着性，并且还应具有 低电阻。特别优选使用铝、铜、镍或钒等。下面进一步详细说明薄膜二次电池的结构。在导电膜3436a上形成负电极活性材 料层3481。通常，使用氧化钒(V2O5)等。接着，在负电极活性材料层3481上形成固体电解 质层3482。通常，使用磷酸锂(Li3PO4)等。接着，在固体电解质层3482上形成正电极活性 材料层3483。通常，使用锂锰氧化物(LiMn2O4)等。也可以使用锂钴氧化物(LiCoO2)或锂 镍氧化物(LiM02)。接着，在正电极活性材料层3483上形成要作为电极的电流收集薄膜 3484。电流收集薄膜3484应当具有对正电极活性材料层3483的高粘着性，并且还应具有 低电阻。例如，可以使用铝、铜、镍或钒等。上述负电极活性材料层3481、固体电解质层3482、正电极活性材料层3483和电流 收集薄膜3484的薄层中的每一个，都可以通过溅射或蒸镀来形成。另外，每一层的厚度优 选为 0. Ιμ 至 3μ 0接着，通过旋涂方法等形成树脂膜。然后，蚀刻该树脂膜形成接触孔，以形成层间 膜3485。层间膜3485并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化 物膜，然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需 蚀刻。接着，在层间膜3485上形成布线层3486，并且将其连接到导电膜3436b。从而，确保 与薄膜二次电池的电连接。这里，设置在元件形成层3419中的导电膜3434a和3434b分别连接到导电膜 3436a和3436b，导电膜3436a和3436b作为已经预先形成的薄膜二次电池3489的连接端 子。这里，示出了这样的情形，其中，导电膜3434a和3436a之间的电连接或者导电膜3434b 和3436b之间的电连接通过利用插入在它们之间的粘合剂材料诸如各向异性导电膜(ACF) 或者各向异性导电胶(ACP)的压合来进行。这里，示出了这样的例子，其中利用包括在导电 树脂3437中的导电微粒3438进行连接。另外，可以使用诸如银胶、铜胶或碳胶等的导电粘 合剂或者焊料接合等。注意，晶体管的结构可以是多样的，而不限于本实施方式的一个方式中所示的具 体结构。例如，可以采用具有两个以上的栅电极的多栅极结构。当采用多栅极结构时，提供 沟道区串联连接的结构，因此，提供了多个晶体管串联连接的结构。当采用多栅极结构时， 可以获得多个优点降低了截止电流；增加了晶体管的耐受电压，从而提高了可靠性；即使 在晶体管在饱和区中工作时漏电极和源电极之间的电压波动，也可以降低漏电极和源电极 之间的电流的波动，从而获得平坦的特性；等。另外，也可以采用其中栅电极形成在沟道上、 下的结构。在采用栅电极形成在沟道上、下的结构时，增大了沟道区域，并增加了流过其的 电流量。从而，可以容易形成耗尽层，并可以降低亚阈值系数(S值)。当栅电极形成在沟道 上、下时，提供了多个晶体管并联连接的结构。另外，用于本发明的一个方式的晶体管可以采用任意的下述结构栅电极形成在 沟道形成区上的结构；栅电极形成在沟道形成区下的结构；交错结构；以及反交错结构。另外，可以采用沟道形成区被划分成多个区域，并且所划分的区域并联或串联连接的结构。另 外，沟道形成区(或其一部分)可以与源电极或漏电极交叠。当采用沟道形成区(或其一 部分)与源电极或漏电极交叠的结构时，可以防止在部分沟道形成区中存储电荷，并因而 可以防止不稳定工作。另外，可以提供轻掺杂漏极(LDD)区。当设置LDD区时，可以降低截 止电流；可以增加晶体管的耐受电压，从而提高可靠性；并且即使在晶体管在饱和区中工 作时漏电极和源电极之间的电压波动，也可以降低漏电极和源电极之间的电流的波动，从 而可以获得平坦的特性。此外，本实施方式的一个方式的半导体装置的制造方法可以应用到本说明书中所 述的半 导体装置。换言之，根据本实施方式的一个方式，能够制造以下半导体装置，该半导 体装置能够通过检测信号波形中在信号线和基准线之间的差来产生解调信号，并且即使是 调制系数较小的信号也能够稳定地产生解调信号，从而可以发送和接收信息。另外，可以制造能够通过抵消每一线的噪声并降低由于载波导致的噪声的影响来 产生解调信号的半导体装置。此外，可以制造即便是对于调制系数为10%的无线信号也能够稳定地进行信号的 检测，并能够稳定地进行基于IS0/IEC 15693的信号传送和接收的半导体装置。在本发明的一个方式的半导体装置中，边接收无线信号边持续地提供电源功率， 因此，该半导体装置能够稳定地工作。另外，通过采用能够进行无线充电的半导体装置，可 以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不足。另外，可以制造这样的半导体装置，其能够通过检测第一偏置电路的输出和第二 偏置电路的输出之间的差产生解调信号，即使是调制系数较小的信号也能够稳定地产生解 调信号，并且通过降低噪声的影响而解调信号。另外，在本发明的一个方式的半导体装置中，边接收调制系数为10 %的载波边持 续地提供电源功率，因此，半导体装置能够稳定工作。另外，通过采用能够进行无线充电的 半导体装置，可以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不 足。实施方式3在本实施方式的一个方式中将参考附图描述上述实施方式的一个方式中所示的 半导体装置的另一制造方法的一个例子。在本实施方式的一个方式中，将描述在同一衬底 上形成被包括在半导体装置中的天线、电池以及信号处理电路的结构。注意，天线、电池和 信号处理电路是利用形成了沟道形成区的晶体管在一个单晶衬底上一次形成的。当在单晶 衬底上形成晶体管时，可以形成具有较少电特性变化的晶体管的半导体装置，这是优选的。 另外，将描述使用薄膜二次电池作为电池的例子。首先，在将元件区隔离之后，在半导体衬底3500中形成区域3504和3506 (参考图 15A)。通过绝缘膜(也称作场氧化物膜)3502将设置在半导体衬底3500中的区域3504和 3506彼此隔离。这里示出的例子是这样的情况，其中，使用具有n型导电性的单晶硅衬底作 为半导体衬底3500，并且在半导体衬底3500的区域3506中形成p阱3507。可以使用任何衬底作为衬底3500，只要它是半导体衬底即可。例如，可以使用具有 n型或p型导电性的单晶硅衬底、化合物半导体衬底(GaAs衬底、InP衬底、GaN衬底、SiC衬 底、蓝宝石衬底或ZnSe衬底等)、或通过接合方法或通过注入的氧分离(SIM0X)方法形成的绝缘体上硅(S0I)衬底等。可以通过硅的局部氧化(L0C0S)方法或沟槽隔离方法等来形成区域3504和3506。另外，可以通过用赋予p型导电性的杂质选择性地掺杂半导体衬底3500来形成在 半导体衬底3500的区域3506中形成的p阱3507。作为赋予p型导电性的杂质元素，可以 使用硼、铝或镓等。在本实施方式的一个方式中，尽管由于使用具有n型导电性的半导体衬底作为半 导体衬底3500，所以区域3504并未掺杂有杂质元素，但是通过引入赋予n型导电性的杂质 元素，可以在区域3504中形成n阱。作为赋予n型导电性的杂质元素，可以使用磷或砷等。 另一方面，当使用具有P型导电性的半导体衬底时，用赋予n型导电性的杂质元素掺杂区域 3504来形成n阱，而区域3506可以不用杂质元素掺杂。接着，形成绝缘膜3532和3534以便分别覆盖区域3504和3506 (参考图15B)。例如，通过热处理氧化设置在半导体衬底3500中的区域3504和3506的表面，使 得绝缘膜3532和3534可以由氧化硅膜形成。另外，可以经由通过热氧化方法形成氧化硅 膜并然后通过氮化处理使氧化硅膜的表面氮化的步骤，通过氧化硅膜和含氧和氮的膜(氧 氮化硅膜)的叠层，来形成绝缘膜3532和3534。另外，可以通过如上所述的等离子处理来形成绝缘膜3532和3534。例如，可以通 过对设置在半导体衬底3500中的区域3504和3506的表面执行高密度等离子处理来氧化 或氮化表面，来形成氧化硅膜或氮化硅膜作为绝缘膜3532和3534。另外，在通过高密度等 离子处理对区域3504和3506的表面进行氧化处理之后，可以通过再次进行高密度等离子 处理来将表面氮化。在此情况下，形成氧化硅膜以便与区域3504和3506的表面接触，然后 在该氧化硅膜上形成氧氮化硅膜。因此，绝缘膜3532和3534被形成为具有氧化硅膜和氧 氮化硅膜的叠层结构。另外，可以通过热氧化方法在区域3504和3506的表面上形成氧化 硅膜，并且可以通过高密度等离子处理将表面氧化或氮化。分别在半导体衬底3500的区域3504和3506上形成的绝缘膜3532和3534用作 稍后完成的晶体管的栅极绝缘膜。接着，形成导电膜以便覆盖分别在区域3504和3506上形成的绝缘膜3532和 3534(参考图15C)。这里，示出了导电膜3536和3538顺序层叠作为导电膜的例子。不用 说，导电膜可以形成为具有单层或者三层以上的叠层结构。作为导电膜3536和3538的材料，可以使用钽、钨、钛、钼、铝、铜、铬或铌等元素，或 者使用含该元素作为主要成分的合金材料或化合物材料。另外，可以使用通过上述元素的 氮化而获得金属氮化物。另外，可以使用以掺杂了诸如磷的杂质元素的多晶硅为代表的半 导体材料。这里，使用叠层结构，其中形成氮化钽膜作为导电膜3536并在其上形成钨膜作为 导电膜3538。另外，也可以利用由选自氮化钽、氮化钨、氮化钼和氮化钛中的材料形成的膜 的单层或叠层来形成导电膜3536，并利用由选自钨、钽、钼和钛中的材料形成的膜的单层或 叠层来形成导电膜3538。接着，通过选择性地蚀刻并去除层叠的导电膜3536和3538，使得导电膜3536和 3538分别在区域3504和3506的期望部分上残留。从而，形成栅电极3540和3542 (参考图 16A)。
接着，选择性地形成抗蚀剂掩模3548以便覆盖区域3504，并利用抗蚀剂掩模3548 和栅电极3542作为掩模，将杂质元素引入到区域3506的期望部分中，从而形成杂质区(参 考图16B)。作为杂质元素，使用赋予n型导电性的杂质元素或者赋予p型导电性的杂质元 素。作为赋予n型导电性的杂质元素，可以使用磷或砷等。作为赋予p型导电性的杂质元 素，可以使用硼、铝或镓等。这里，使用磷作为杂质元素。在图16B中，通过引入杂质元素，在区域3506中形成了形成源区和漏区的杂质区 3552和沟道形成区3550。接着，选择性地形成抗蚀剂掩模3566以便覆盖区域3506，并利用抗蚀剂掩模3566 和栅电极3540作为掩模，将杂质元素引入到区域3504中，从而形成杂质区(参考图16C)。 作为杂质元素，使用赋予n型导电性的杂质元素或者赋予p型导电性的杂质元素。作为赋 予n型导电性的杂质元素，可以使用磷或砷等。作为赋予p型导电性的杂质元素，可以使用 硼、铝或镓等。这里，使用赋予与图16B中引入到区域3506中的杂质元素不同导电性的杂 质元素(例如，硼)。结果，在区域3504中形成了形成源区和漏区的杂质区3570以及沟道 形成区3568。接着，形成绝缘膜3572以便覆盖绝缘膜3532和3534和栅电极3540和3542。然 后，在绝缘膜3572上形成分别电连接到区域3504和3506中形成的杂质区3552和3570的 布线3574(参考图17A)。可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成第二绝缘膜 3572 含氧或氮的绝缘膜，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，其中x > y) 或氮氧化硅(SiNx0y，其中x>y)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成 的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂，或者硅氧 烷材料，诸如硅氧烷树脂。此外，硅氧烷材料对应于具有Si-0-Si键的材料。硅氧烷具有带 有硅和氧键的骨架结构。作为取代基，也可以使用有机基(例如，烷基、芳基)或氟基。有 机基也可以包括氟基。可以利用铝、钨、钛、钽、钼、镍、钼、铜、金、银、锰、钕、碳或硅元素，或者使用含该元 素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层 形成布线3574。含有铝作为其主要成分的合金对应于，例如，含有铝作为其主要成分且还含 有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅中的一方或双方的合金材 料。作为叠层的布线3574，例如可以采用具有阻挡膜、铝硅膜以及阻挡膜的叠层结构，或者 阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠层结构。另外，阻挡膜是由钛、钛的氮化物、钼或 钼的氮化物形成的薄膜。铝和铝硅是布线3574的较佳的材料，因为它们具有低电阻且不昂 贵。当设置阻挡层作为导电膜3413的顶层和底层时，可以防止产生铝和铝硅的小丘。当形 成由具有高还原特性的元素的钛的阻挡膜时，即使在存在形成在结晶半导体膜上的薄的自 然氧化物膜时，也能够还原自然氧化物膜，并因而去除自然氧化物膜，而且可以获得在布线 3574和结晶半导体膜之间的理想的接触。注意，应用于本发明的一个方式的晶体管的结构不限于附图中所示出的结构。例 如，可以使用具有反向交错结构或FinFET结构等的晶体管。FinFET结构是优选的，因为其 能够抑制随着晶体管尺寸减小而出现的短沟道效应。本发明的一个方式的半导体装置包括能够存储功率的电池，功率被提供给信号处
24理电路。作为电池，优选使用诸如双层电解质电容器的电容器或薄膜二次电池。在本实施 方式的一个方式中，描述了晶体管和薄膜二次电池之间的连接。在本实施方式的一个方式中，二次电池层叠在连接到晶体管的布线3574上。二次 电池具有这样的结构，电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性材料 层以及电流收集薄膜顺序层叠(参考图17B)。因此，其还作为二次电池的电流收集薄膜的 布线3574的材料应当具有对负电极活性材料层的高粘着性，并且还应具有低电阻。特别优 选使用铝、铜、镍或钒等。下面详细描述薄膜二次电池的结构。首先，在布线3574上形成负电极活性材料层
3591。通常，使用氧化钒(V205)等。接着，在负电极活性材料层3591上形成固体电解质层
3592。通常，使用磷酸锂(Li3P04)等。接着，在固体电解质层3592上形成正电极活性材料 层3593。通常，使用锂锰氧化物(LiMn204)等。也可以使用锂钴氧化物(LiCo02)或锂镍氧 化物(LiNi02)。接着，在正电极活性材料层3593上形成要作为电极的电流收集薄膜3594。 电流收集薄膜3594应当具有对正电极活性材料层3593的高粘着性，并且还应具有低电阻。 例如，可以使用铝、铜、镍或钒等。上述负电极活性材料层3591、固体电解质层3592、正电极活性材料层3593和电流 收集薄膜3594的薄层中都可以通过溅射或蒸镀来形成。另外，每一层的厚度优选为0. lym 至 3 y m。接着，通过旋涂方法等形成树脂膜。然后，蚀刻该树脂膜形成接触孔，以形成层间 膜3596。层间膜3596并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化 物膜，然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需 蚀刻。接着，在层间膜3596上形成布线层3595，并将其连接到布线3597。从而，确保与薄 膜二次电池的电连接。利用上述结构，本发明的一个方式的半导体装置可以采用这样的结构，其中在单 晶衬底上形成晶体管，并在其上形成薄膜二次电池。从而，在本实施方式的一个方式中制造 了极其薄且小尺寸的半导体装置。此外，本实施方式的一个方式的半导体装置的制造方法可以应用到本说明书中所 述的半导体装置。换言之，根据本实施方式的一个方式，能够制造以下半导体装置，该半导 体装置能够通过检测信号波形中在信号线和基准线之间的差来产生解调信号，并且即使是 调制系数较小的信号也能够稳定地产生解调信号，从而可以发送和接收信息。另外，可以制造能够通过抵消每一线的噪声并降低由于载波导致的噪声的影响来 解调信号的半导体装置。此外，可以制造即便是对调制系数为10%的无线信号也能够稳定地进行信号的检 测，并能够稳定地进行基于IS0/IEC 15693的信号传送和接收的半导体装置。在本发明的一个方式的半导体装置中，边接收无线信号边持续地提供电源功率， 因此，该半导体装置能够稳定地工作。另外，通过采用能够进行无线充电的半导体装置，可 以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不足。另外，可以制造这样的半导体装置，其能够通过检测第一偏置电路的输出和第二 偏置电路的输出之间的差产生解调信号，即使是调制系数较小的信号也能够稳定地产生解 调信号，并且通过降低噪声的影响而解调信号。
25
另外，在本发明的一个方式的半导体装置中，边接收调制系数为10%的载波边持 续地提供电源功率，因此，半导体装置能够稳定工作。另外，通过采用能够进行无线充电的 半导体装置，可以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不 足。实施方式4在本实施方式的一个方式中下面将参考附图描述与上述实施方式的一个方式中 所描述的不同的半导体装置的制造方法的一个例子。首先，在衬底3600上形成绝缘膜。这里，使用具有n型导电性的单晶硅衬底作为衬 底3600，并在衬底3600上形成绝缘膜3602和3604 (参考图18A)。例如，通过对衬底3600 进行热处理，形成氧化硅膜作为绝缘膜3602，然后通过CVD方法在绝缘膜3602上形成氮化硅膜。可以使用任何衬底作为衬底3600，只要它是半导体衬底即可，而不限于硅衬底。例 如，可以使用具有n型或p型导电性的单晶硅衬底、化合物半导体衬底(GaAs衬底、InP衬 底、GaN衬底、SiC衬底、蓝宝石衬底或ZnSe衬底等)、或通过接合方法或通过注入的氧分离 (SIM0X)方法形成的绝缘体上硅(S0I)衬底等。另外，在形成绝缘膜3602之后，可以通过经高密度等离子处理的绝缘膜3602的氮 化，来形成绝缘膜3604。此外，设在衬底3600上的绝缘膜可以具有单层结构或三层以上的
叠层结构。之后，在绝缘膜3604上选择性地形成抗蚀剂掩模3606的图案，并且利用抗蚀剂掩 模3606作为掩模执行选择性蚀刻，从而在衬底3600中选择性地形成凹陷部分3608 (参考 图18B)。对于对衬底3600的一部分和绝缘膜3602和3604的蚀刻，可以进行等离子干法蚀刻。接着，去除抗蚀剂掩模3606的图案，然后形成绝缘膜3610以便填充形成在衬底 3600中的凹陷部分3608 (参考图18C)。通过CVD方法或溅射方法等，利用绝缘材料，诸如氧化硅、氮化硅、氧氮化硅 (SiOxNy，其中x>y)或氮氧化硅(SiNx0y，其中x>y)，来形成绝缘膜3610。作为绝缘膜 3610，通过TE0S(正硅酸乙酯)气体利用大气压CVD方法或低压CVD方法形成氧化硅膜。接着，通过研磨处理、抛光处理或化学机械抛光(CMP)，暴露衬底3600的表面。这 里，通过暴露衬底3600的表面，在形成在衬底3600的凹陷部分3608中的绝缘膜3611之间 形成区域3612和3613。通过研磨处理、抛光处理或CMP来去除形成在衬底3600的表面上 的绝缘膜3610，从而获得绝缘膜3611。随后，通过选择性地引入赋予p型导电性的杂质元 素，在衬底3600的区域3613中形成p阱3615 (参考图19A)。作为赋予p型导电性的杂质元素，可以使用硼、铝或镓等。这里，将硼引入到区域 3613中作为杂质元素。另外，在本实施方式的一个方式中，尽管由于使用具有n型导电性的半导体衬底 作为衬底3600而不将杂质元素引入到区域3612中，但是通过引入赋予n型导电性的杂质 元素在区域3612中形成n阱。作为赋予n型导电性的杂质元素，可以使用磷或砷等。另一方面，当使用具有p型导电性的半导体衬底时，可以将赋予n型导电性的杂质 元素引入到区域3612中以形成n阱，而可以区域3613不用杂质元素掺杂。
接着，在衬底3600中的区域3612和3613的表面上形成绝缘膜3632和3634(参 考图19B)。例如，通过热处理将设置在衬底3600中的区域3612和3613的表面氧化，使得可 以由氧化硅膜形成绝缘膜3632和3634。另外，可以通过热氧化方法形成氧化硅膜以及然 后通过氮化处理将氧化硅膜的表面氮化的步骤，通过氧化硅膜和含氧和氮的膜(氧氮化硅 膜)的叠层来形成绝缘膜3632和3634。另外，可以通过如上所述的等离子处理形成绝缘膜3632和3634。例如，可以通过 对设置在衬底3600中的区域3612和3613的表面进行高密度等离子处理以便使其表面氧 化或氮化，来形成氧化硅膜或氮化硅膜来作为绝缘膜3632和3634。另外，在通过高密度等 离子对区域3612和3613的表面进行氧化处理之后，通过再次进行高密度等离子处理使其 表面氮化。在此情况下，形成氧化硅膜以便与区域3612和3613的表面接触，然后，在该氧 化硅膜上形成氧氮化硅膜。因此，绝缘膜3632和3634被形成为具有氧化硅膜和氧氮化硅 膜的层叠结构。另外，可以在通过热氧化方法在这些表面上形成氧化硅膜之后，通过高密度 等离子处理氧化或氮化区域3612和3613的表面。分别形成在衬底3600的区域3612和3613上的绝缘膜3632和3634用作稍后完 成的晶体管的栅极绝缘膜。接着，形成导电膜以便覆盖分别形成在设置于衬底3600中的区域3612和3613上 的导电膜3632和3634 (参考图19C)。这里，示出了顺序层叠导电膜3636和3638作为导电 膜的例子。不用说，导电膜可以被形成为具有单层或者三层以上的叠层结构。作为导电膜3636和3638的材料，可以使用钽、钨、钛、钼、铝、铜、铬或铌等元素，或 者使用含该元素作为主要成分的合金材料或化合物材料。另外，可以使用通过上述元素的 氮化而获得的金属氮化物。另外，可以使用以掺杂有诸如磷的多晶硅为代表的半导体材料。这里，形成氮化钽膜作为导电膜3636，并在其上形成钨膜作为导电膜3638。另外， 也可以利用由选自氮化钽、氮化钨、氮化钼和氮化钛中的材料形成的膜的单层或者叠层来 形成导电膜3636，而利用由选自钨、钽、钼和钛中的材料形成的膜的单层或叠层来形成导电 膜 3638。接着，通过选择性地蚀刻并去除层叠的导电膜3636和3638，使得在衬底3600的 区域3612和3613上的一部分剩余有导电膜3636和3638。从而形成作为栅电极的导电膜 3640和3642 (参考图20A)。这里，暴露出与导电膜3640和3642不交叠的衬底3600的区 域3612和3613的表面。具体的，在衬底3600的区域3612中，形成在导电膜3640下的、与导电膜3640不交 叠的部分绝缘膜3632被选择性地去除，从而使得导电膜3640的端部与绝缘膜3632的端部 几乎彼此对准。另外，在衬底3600的区域3613中，形成在导电膜3642下的、与导电膜3642 不交叠的部分绝缘膜3634被选择性地去除，从而使得导电膜3642的端部与绝缘膜3634的 端部几乎彼此对准。在此情况下，可以在形成导电膜3640和3642的同时去除与导电膜3640和3642 不交叠的部分绝缘膜等。另外，可以使用在形成导电膜3640和3642之后留下的抗蚀剂掩 模或者导电膜3640和3642作为掩模，来去除与导电膜3640和3642不交叠的部分绝缘膜寸。
然后，将杂质元素选择性引入到衬底3600的区域3612和3613中(参考图20B)。 这里，利用导电膜3642作为掩模，将赋予n型导电性的杂质元素选择性地引入到区域3613 中来形成杂质区3650。利用导电膜3640作为掩模，将赋予p型导电性的杂质元素选择性地 引入到区域3612中来形成杂质区3648。作为赋予n型导电性的杂质元素，可以使用磷或砷 等。作为赋予n型导电性的杂质元素，可以使用硼、铝或镓等。接着，形成与导电膜3640和3642的侧表面接触的侧壁3654。具体的，以含无机材 料诸如硅、硅的氧化物或硅的氮化物等的膜或者含诸如有机树脂的有机材料的膜的单层或 叠层来形成侧壁。然后，通过主要在垂直方向上的各向异性蚀刻来选择性地蚀刻该绝缘膜， 从而可以将侧壁3654形成为与导电膜3640和3642的侧表面接触。在用于形成轻掺杂漏 极(LDD)区域的掺杂中使用侧壁3654作为掩模。另外，侧壁3654被形成为与形成在导电 膜3640和3642下的绝缘膜的侧表面接触。随后，利用侧壁3654和导电膜3640和3642作为掩模，将杂质元素引入到衬底 3600的区域3612和3613中，从而形成每一都作为源区或漏区的杂质区(参考图20C)。这 里，利用侧壁3654和导电膜3642作为掩模，以比LDD区域中的浓度更高的浓度，将赋予n 型导电性的杂质元素引入到衬底3600的区域3613中。而利用侧壁3654和导电膜3640作 为掩模，以比LDD区域中的浓度更高的浓度，将赋予p型导电性的杂质元素引入到衬底3600 的区域3612中。结果，在衬底3600的区域3612中，形成了形成源区或漏区的杂质区3658、形成 LDD区域的低浓度杂质区3660以及沟道形成区3656。而在衬底3600的区域3613中，形 成了形成源区或漏区的杂质区3664、形成LDD区域的低浓度杂质区3666以及沟道形成区 3662。在本实施方式的一个方式中，在与导电膜3640和3642不交叠的区域3612和3613 的部分被暴露的条件下，引入杂质元素。因此，可以以与导电膜3640和3642自对准的方式 形成被分别形成在衬底3600的区域3612和3613中的沟道形成区3656和3662。接着，形成绝缘膜以便覆盖设置在衬底3600的区域3612和3613上的绝缘膜、导 电膜等，并且通过在绝缘膜中形成开口 3678而形成绝缘膜3677 (参考图21A)。可以通过CVD方法或溅射方法等，来以以下材料的单层或叠层来形成绝缘膜 3677 含氧或氮的绝缘膜，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy，其中x > y) 或氮氧化硅(SiNx0y，其中x>y)；含碳的膜，诸如DLC(类金刚石碳)；或者由有机材料形成 的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙烯酸树脂，或者硅氧 烷材料，诸如硅氧烷树脂。此外，硅氧烷材料对应于具有Si-0-Si键的材料。硅氧烷具有带 有硅和氧键的骨架结构。作为取代基，也可以使用有机基(例如，烷基、芳基)或氟基。有 机基也可以包括氟基。接着，通过CVD方法等在开口 3678中形成导电膜3680。然后，在绝缘膜3677上选 择性地形成导电膜3682a至3682d，以便电连接到导电膜3680 (参考图21B)。可以利用铝、钨、钛、钽、钼、镍、钼、铜、金、银、锰、钕、碳或硅元素，或者使用含该元 素作为主要成分的合金材料或化合物材料，通过CVD方法或溅射方法等，来以单层或叠层 形成导电膜3680和导电膜3682a至3682d。含有铝作为其主要成分的合金对应于，例如， 含有铝作为其主要成分且还含有镍的材料，或者含有铝作为其主要成分且还含有镍以及碳和硅中的一方或双方的合金材料。可以将导电膜3680和导电膜3682a至3682d形成为具 有阻挡膜、铝硅膜以及阻挡膜的叠层结构，或者阻挡膜、铝硅膜、氮化钛膜以及阻挡膜的叠 层结构。此外，阻挡膜是由钛、钛的氮化物、钼或钼的氮化物形成的薄膜。铝和铝硅是导电 膜3680和导电膜3682a至3682d的较佳的材料，因为它们具有低电阻且不昂贵。当设置阻 挡层作为导电膜3680的顶层和底层时，可以防止产生铝和铝硅的小丘。当形成具有高还原 特性的元素的钛的阻挡膜时，即使在存在形成在结晶半导体膜上的薄的自然氧化物膜时， 也能够还原自然氧化物膜，并因而去除自然氧化物膜，而且可以获得在导电膜3680和导电 膜3682a至3682d和结晶半导体膜之间的理想的接触。这里，可以通过CVD方法利用钨的 选择性生长形成导电膜3680和导电膜3682a至3682d。通过上述步骤，可以获得在衬底3600的区域3612中形成的p沟道晶体管和在衬 底3600的区域3613中形成的n沟道晶体管。注意，应用于本发明的一个方式的晶体管的结构不限于附图中所示出的结构。例 如，可以使用具有反向交错结构或FinFET结构等的晶体管。FinFET结构是优选的，因为其 能够抑制随着晶体管尺寸减小而出现的短沟道效应。本发明的一个方式的半导体装置包括能够存储功率的电池，功率被提供给信号处 理电路。作为电池，优选使用诸如双层电解质电容器的电容器或薄膜二次电池。在本实施 方式的一个方式中，描述晶体管和薄膜二次电池之间的连接。在本实施方式的一个方式中，二次电池层叠在连接到晶体管的导电膜3682d上。 二次电池具有这样的结构，电流收集薄膜、负电极活性材料层、固体电解质层、正电极活性 材料层、以及电流收集薄膜顺序层叠(参考图21B)。因此，其还具有二次电池的电流收集薄 膜的功能的导电膜3682d的材料应当具有对负电极活性材料层的高粘着性，并且还应具有 低电阻。特别优选使用铝、铜、镍或钒等。下面详细描述薄膜二次电池的结构。在导电膜3682d上形成负电极活性材料层
3691。通常，使用氧化钒(V205)等。接着，在负电极活性材料层3691上形成固体电解质层
3692。通常，使用磷酸锂(Li3P04)等。接着，在固体电解质层3692上形成正电极活性材料 层3693。通常，使用锂锰氧化物(LiMn204)等。也可以使用锂钴氧化物(LiCo02)或锂镍氧 化物(LiNi02)。接着，在正电极活性材料层3693上形成要作为电极的电流收集薄膜3694。 电流收集薄膜3694应当具有对正电极活性材料层3693的高粘着性，并且还应具有低电阻。 例如，可以使用铝、铜、镍或钒等。上述负电极活性材料层3691、固体电解质层3692、正电极活性材料层3693和电 流收集薄膜3694的薄层中，都可以通过溅射或蒸镀来形成。另外，每一层的厚度优选为 0. 1 li m 至 3 li m。接着，通过旋涂方法等形成树脂膜。然后，蚀刻该树脂膜形成接触孔，以形成层间 膜3696。层间膜3696并不限于树脂膜，也可以使用其他膜，诸如通过CVD方法形成的氧化 物膜，然而，就平坦性而言，优选使用树脂膜。另外，可以利用光敏树脂来形成接触孔而无需 蚀刻。接着，在层间膜3696上形成布线层3695，并将其连接到布线3697。从而，确保与薄 膜二次电池的电连接。利用上述结构，本发明的一个方式的半导体装置可以采用这样的结构，其中在单 晶衬底上形成晶体管，并在其上形成薄膜二次电池。从而，在本实施方式的一个方式中制造
29了极其薄且小尺寸的半导体装置。此外，本实施方式的一个方式的半导体装置的制造方法可以应用到本说明书中所 述的半导体装置。换言之，根据本实施方式的一个方式，能够制造以下半导体装置，该半导 体装置能够通过检测信号波形中在信号线和基准线之间的差来产生解调信号，并且即使是 调制系数较小的信号也能够稳定地产生解调信号，从而可以发送和接收信息。另外，可以制造能够通过抵消每一线的噪声并降低由于载波导致的噪声的影响来 解调信号的半导体装置。此外，可以制造即便是对调制系数为10%的无线信号也能够稳定地进行信号的检 测，并能够稳定地进行基于IS0/IEC 15693的信号传送和接收的半导体装置。在本发明的一个方式的半导体装置中，边接收无线信号边持续地提供电源功率， 因此，该半导体装置能够稳定地工作。另外，通过采用能够进行无线充电的半导体装置，可 以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不足。另外，可以制造这样的半导体装置，其能够通过检测第一偏置电路的输出和第二 偏置电路的输出之间的差产生解调信号，即使是调制系数较小的信号也能够稳定地产生解 调信号，并且通过降低噪声的影响来解调信号。另外，在本发明的一个方式的半导体装置中，边接收调制系数为10 %的载波边持 续地提供电源功率，因此，半导体装置能够稳定工作。另外，通过采用能够进行无线充电的 半导体装置，可以补偿由于电池随时间的退化而导致的发送和接收个体信息的功率的不 足。实施方式5应用了本发明的一个方式的半导体装置2000可以通过采用能够发送和接收电磁 波的功能而用于多种物品和系统。作为物品，例如可以举出钥匙(参考图22A)、纸币、硬 币、证券、不记名债券、证书(例如驾驶执照或居住卡，参考图22B)、书、容器(例如培养皿， 参考图22C)、包裹箱(例如包装纸或瓶，参考图22E和22F)、记录介质(例如盘或录像带)、 车辆(例如自行车)、个人物品(例如鞋或眼镜，参考图22D)、食品、衣物、日用品、电子设备 (诸如液晶显示装置、EL显示装置、电视装置或便携式终端)等。本发明的一个方式的半导 体装置可以通过附着或嵌入在表面上而固定或安装到如上所述的多种形式的物品。另外， 系统可以指商品管理系统、认证功能系统或分送系统等。通过利用本发明的一个方式的半导体装置，半导体装置可以边通过无线通信持续 地从电源提供功率边工作。另外，可以降低载波的噪声。通过利用本发明的一个方式的半导体装置，半导体装置可以边接收调制系数为 10%的载波边持续地提供电源功率而工作。另外，可以降低载波的噪声。本实施方式的一 个方式可以与其他实施方式的一个方式自由组合。本说明书根据2009年4月16日在日本专利局受理的日本专利申请编号 2009-100104而制作，所述申请内容包括在本说明书中。
权利要求
一种半导体装置，包括具有输出部分的第一解调电路；具有输出部分的第二解调电路；具有第一输入部分、第二输入部分以及输出部分的第一偏置电路；具有第一输入部分、第二输入部分以及输出部分的第二偏置电路；具有第一输入部分、第二输入部分以及输出部分的比较器；具有输入部分和输出部分的模拟缓冲电路；以及具有输入部分、第一输出部分以及第二输出部分的脉冲检测电路，其中，所述第一解调电路的所述输出部分电连接到所述第一偏置电路的所述第一输入部分，所述第二解调电路的所述输出部分电连接到所述第二偏置电路的所述第一输入部分，所述第一偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第一输出部分，所述第二偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第二输出部分，所述第一偏置电路的所述输出部分电连接到所述比较器的所述第一输入部分，所述第二偏置电路的所述输出部分电连接到所述比较器的所述第二输入部分，所述比较器的所述输出部分电连接到所述模拟缓冲电路的所述输入部分，并且，所述模拟缓冲电路的所述输出部分电连接到所述脉冲检测电路的所述输入部分。
2.根据权利要求1所述的半导体装置，其中所述第一解调电路和所述第二解调电路的 每个输入部分电连接到天线。
3.根据权利要求1所述的半导体装置，其中所述第一解调电路和所述第二解调电路的 每个输入部分电连接到天线，并且所述天线为环形或螺旋形。
4.根据权利要求1所述的半导体装置，其中所述比较器包括差分电路、差分放大器和 运算放大器中的一个。
5.根据权利要求1所述的半导体装置，其中所述模拟缓冲电路包括源极跟随器电路以 及恒流电路。
6.根据权利要求1所述的半导体装置，其中所述脉冲检测电路包括反相器电路、延迟 电路以及缓冲电路。
7.一种半导体装置，包括具有输出部分的第一解调电路； 具有输出部分的第二解调电路；具有第一输入部分、第二输入部分以及输出部分的第一偏置电路； 具有第一输入部分、第二输入部分以及输出部分的第二偏置电路； 具有第一输入部分、第二输入部分以及输出部分的比较器； 具有输入部分和输出部分的模拟缓冲电路；以及 具有输入部分、第一输出部分以及第二输出部分的脉冲检测电路， 其中，所述第一解调电路的所述输出部分电连接到所述第一偏置电路的所述第一输入部分，所述第二解调电路的所述输出部分电连接到所述第二偏置电路的所述第一输入部分， 所述第一偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第一输出 部分，所述第二偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第二输出 部分，所述第一偏置电路的所述输出部分电连接到所述比较器的所述第一输入部分， 所述第二偏置电路的所述输出部分电连接到所述比较器的所述第二输入部分， 所述比较器的所述输出部分电连接到所述模拟缓冲电路的所述输入部分， 所述模拟缓冲电路的所述输出部分电连接到所述脉冲检测电路的所述输入部分，所述第一解调电路解调第一信号， 所述第二解调电路解调第二信号， 并且，所述第一信号是所述第二信号的反信号。
8.根据权利要求7所述的半导体装置，其中所述第一解调电路和所述第二解调电路的 每个输入部分电连接到天线。
9.根据权利要求7所述的半导体装置，其中所述第一解调电路和所述第二解调电路的 每个输入部分电连接到天线，并且所述天线为环形或螺旋形。
10.根据权利要求7所述的半导体装置，其中所述比较器包括差分电路、差分放大器和 运算放大器中的一个。
11.根据权利要求7所述的半导体装置，其中所述模拟缓冲电路包括源极跟随器电路 以及恒流电路。
12.根据权利要求7所述的半导体装置，其中所述脉冲检测电路包括反相器电路、延迟 电路以及缓冲电路。
13.一种半导体装置，包括具有输出部分的第一解调电路； 具有输出部分的第二解调电路；具有第一输入部分、第二输入部分以及输出部分的第一偏置电路； 具有第一输入部分、第二输入部分以及输出部分的第二偏置电路； 具有第一输入部分、第二输入部分以及输出部分的比较器； 具有输入部分和输出部分的模拟缓冲电路；以及 具有输入部分、第一输出部分以及第二输出部分的脉冲检测电路， 其中，所述第一解调电路的所述输出部分电连接到所述第一偏置电路的所述第一输入 部分，所述第二解调电路的所述输出部分电连接到所述第二偏置电路的所述第一输入部分， 所述第一偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第一输出 部分，所述第二偏置电路的所述第二输入部分电连接到所述脉冲检测电路的所述第二输出 部分，所述第一偏置电路的所述输出部分电连接到所述比较器的所述第一输入部分，3所述第二偏置电路的所述输出部分电连接到所述比较器的所述第二输入部分， 所述比较器的所述输出部分电连接到所述模拟缓冲电路的所述输入部分， 所述模拟缓冲电路的所述输出部分电连接到所述脉冲检测电路的所述输入部分， 所述脉冲检测电路的所述第一输出部分输出第一信号， 所述脉冲检测电路的所述第二输出部分输出第二信号， 并且，所述第一信号是所述第二信号的反信号。
14.根据权利要求13所述的半导体装置，其中所述第一解调电路和所述第二解调电路 的每个输入部分电连接到天线。
15.根据权利要求13所述的半导体装置，其中所述第一解调电路和所述第二解调电路 的每个输入部分电连接到天线，并且所述天线为环形或螺旋形。
16.根据权利要求13所述的半导体装置，其中所述比较器包括差分电路、差分放大器 和运算放大器中的一个。
17.根据权利要求13所述的半导体装置，其中所述模拟缓冲电路包括源极跟随器电路 以及恒流电路。
18.根据权利要求13所述的半导体装置，其中所述脉冲检测电路包括反相器电路、延 迟电路以及缓冲电路。
全文摘要
本发明提供一种半导体装置，包括第一解调电路；第二解调电路；第一偏置电路；第二偏置电路；比较器；模拟缓冲电路；以及脉冲检测电路。脉冲检测电路的输入部分电连接到模拟缓冲电路的输出部分，脉冲检测电路的第一输出部分电连接到第一偏置电路的输入部分，并且脉冲检测电路的第二输出部分电连接到第二偏置电路的输入部分。
文档编号G06K19/077GK101866437SQ20101016277
公开日2010年10月20日 申请日期2010年4月9日 优先权日2009年4月16日
发明者松嵜隆德 申请人:株式会社半导体能源研究所