专利名称：防静电放电和防闩锁效应保护电路规则的自动检查方法
技术领域：
防静电放电(ESD)和防闩锁效应(Latch up)保护电路规则的自动检查方法是集成电路辅助设计软件工具中版图验证的一种特殊方法。本发明属于集成电路辅助设计软件工具中版图验证领域。
背景技术：
集成电路版图设计过程中，为了防止静电放电和闩锁效应引起内部电路的失效， 需要在版图中加入相应的保护电路，这些保护电路的设计要遵循一定的电路原理和工艺规贝U。电路设计完毕后，需要对保护电路进行电学规则和工艺规则的正确性验证。验证的主要内容包括· ESD器件的保护环检查，保证器件周围的保护环完整性、正确性。· ESD器件的临近区域内的普通器件类型检查，保证极性的正确。 针对宽度很大的MOS器件，检查其周围区域的合理正确性。 检查保护环的电阻值是否足够小。 检查电源线、地线到保护环的电阻值是否足够小。 检查孔接触是否完全可靠。目前，工业界常用的检查方法是根据工艺文件的原始描述，由人工对版图设计的保护电路进行分析与查看，看版图是否与工艺文件的规定保持一致。人工分析的方法有两个显著缺点，首先，随着电路设计的日益复杂，芯片规模不断增加，人工分析的工作量十分庞大，严重影响设计效率。一个典型的包含ESD和Latch up 保护电路的芯片面积大约是3000微米χ 3000微米，如果最小线宽为0. 13微米，则该电路包含了几百万到上千万个元器件，布线图形的数目更是多达上亿个，人工取检查这种电路需要有经验的工程师花费大约一周的时间，大大影响开发效率。其次，人工检查难以保证测试的全面性，由于人在分析中难免会有小的疏忽与错误，会导致设计的版图文件隐含某些错误未被发现，最终导致芯片加工失败。为了克服人工检查ESD和Latch up电路的缺陷，本发明提出了一种防静电放电 (ESD)和防闩锁效应(Latch up)保护电路规则的自动检查方法，该方法由计算机程序自动生成进行检查，可以在很短的时间内完成一个完整芯片的检查，大大提高开发效率，保证电路的正确性。
发明内容
本发明提出了防静电放电(ESD)和防闩锁效应(Latch up)保护电路规则的自动检查方法，主要内容如下1.针对ESD和Latchup规则的原始工艺说明文件，构造用于自动检查的规则文件， 将自然语言转化为计算机可以理解的描述语言例如，一个典型的ESD规则的原始工艺说明是
An N+nwell contact region must be laid out between internal pgate and Nchtransistors of width > = 200um为了使得上述自然语言被计算机程序接受，本发明首先把上述描述转换为一种标准的规则文件，文件名为escLstrpl，其描述如下DRC Check Map PGate_internal GDS21 tmp l_hier. gds maximum results allDRC Check Map Nwell_contact GDS22 tmp l_hier. gds maximum results allDRC Check Map WideNGateGDS23 tmp l_hier. gds maximum results allPGate_internal{copy PGate_internal}Nwell_contact{copy Nwell_contact}WideNGate {copy WideNGate}
上述规则描述中，主要含义是把需要检查的三个图形层次PGatejnternal，Nwell_contact 和 WideNGate 输出到一个临时的数据文件 tmp_hierl. gds 中。2.针对第一步生成的规则文件，利用主流版图验证工具的命令生成用于检查ESD 和Latch up规则的中间数据文件，该中间数据文件为工业界标准的版图格式gds2。仍以上一步的例子为例，针对规则文件esd_st印1，运行工业界主流的版图验证工具Calibre，运行方式如下Calibre-drc esd_stepl运行结束后，会根据第一步的规则文件要求生成一个临时的版图文件tmpl_hier. gds，供下一步使用。3.针对上一步生成的中间数据文件tmpl_hier. gds，通过本方法自定义的命令 FindClosestRegion和相应的自动软件工具来查找违反ESD和Latch up规则的图形，实现规则的自动检查。查找的方式是，定义如下命令X = FindClosestRegion LayerA LayerB distanceLayerA，LayerB都是图形层，distance是一个距离值。该命令查找距离LayerA中所有图形最近的LayerB的图形，如果找到的LayerB的图形距离LayerA的图形在distance 的距离内，就把找到的LayerA和对应的LayerB的图形之间的区域作为结果返回到X。如图 1所示，其中粗实线图形是WideNGate的图形，代表上面的LayerA，而细实线图形是PGate_ internal的图形，代表LayerB的图形，虚线区域是X的结果。得到X的结果后，在X区域内检查是否有规则定义的挡住图形，如果没有挡住图形则报错。如图2所示，绿色图形为Nwellcontact图形，是挡住图形，不需要报错，而图2的灰色区域没有挡住，需要报错。
图1自定义命令FindClosestRegion的输入图形和输出图形图示图2规则文件的报错结果图示
具体实施例方式第一步针对ESD和Latch up规则的原始工艺说明文件，构造用于自动检查的规则文件，将自然语言转化为计算机可以理解的描述语言。第二步针对第一步生成的规则文件，利用主流版图验证工具的命令生成用于检查ESD和Latchup规则的中间数据文件，该中间数据文件为工业界标准的版图格式gds2。第三步针对第二步生成的中间数据文件tmpl_hier. gds，通过本方法自定义的命令FindClosestRegion和相应的自动软件工具来查找违反ESD和Latch up规则的图形， 实现规则的自动检查。采用上述步骤，针对一个典型的3000微米χ 3000微米的版图文件，软件工具运行检查时间仅需10分钟左右，再去分析报错结果的时间大约需要半个小时，总时间远远小于人工检查的一周的时间。
权利要求
1.防静电放电和防闩锁效应保护电路规则的自动检查方法，它的基本含义是在芯片设计过程中，为了防止静电放电(ESD)和闩锁效应(Latch up)损坏内部电路，需要增加防止ESD和Latch up效应的保护电路，现有的方法是依靠人工方法对这些保护电路的版图进行检查，工作量大且无法覆盖全面；为了提高电路检查效率，本发明提出了一种在版图设计过程中自动检查ESD和Latch up效应的方法。具体步骤如下(1)针对ESD和Latchup规则的原始工艺说明文件，构造用于自动检查的规则文件，将自然语言转化为计算机可以理解的描述语言(2)针对(1)生成的规则文件，利用主流版图验证工具的部分命令生成用于检查ESD和 Latch up规则的中间数据文件，该中间数据文件为工业界标准的版图格式gds2 ；(3)针对(2)生成的中间数据文件，通过本方法自定义的命令FindClosestRegion和相应的自动软件工具来查找违反ESD和Latch up规则的图形，实现规则的自动检查。
全文摘要
防静电放电(ESD)和防闩锁效应(Latch up)保护电路规则的自动检查方法是集成电路辅助设计软件工具中版图验证的一种特殊方法。本发明属于集成电路辅助设计软件工具中版图验证领域。集成电路版图设计过程中，为了防止静电放电和闩锁效应引起内部电路的失效，需要对保护电路进行电学规则和工艺规则的正确性验证。本发明提出了一种防静电放电(ESD)和防闩锁效应(Latch up)保护电路规则的自动检查方法，该方法由计算机程序自动生成进行检查，可以在很短的时间内完成一个完整芯片的检查，大大提高开发效率，保证电路的正确性。
文档编号G06F17/50GK102184268SQ20101050447
公开日2011年9月14日 申请日期2010年10月13日 优先权日2010年10月13日
发明者侯劲松, 张萍 申请人:天津蓝海微科技有限公司