包括多个存储器区域的存储器系统和操作该存储器系统的方法与流程

本申请要求于2015年6月12日提交的申请号为10-2015-0083442的韩国专利申请的优先权，其公开全文参照通过引用并入本文。

技术领域

本公开的实施例总体涉及一种电子装置，并且更特别地，涉及一种包括多个存储器区域的存储器系统以及一种操作该存储器系统的方法。

背景技术：

半导体存储器装置可以使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)、磷化铟(InP)等的半导体材料来实现。半导体存储器装置可以分类为易失性存储器装置和非易失性存储器装置。

易失性存储器装置在断电时可能丢失存储在其中的数据。易失性存储器装置可以包括SRAM(静态RAM(随机存取存储器))、DRAM(动态RAM)、SDRAM(同步DRAM)等。非易失性存储器装置即使在断电时也可保持存储在其中的数据。非易失性存储器装置可以包括ROM(只读存储器)、PROM(可编程ROM)、EPROM(可擦除可编程ROM)、EEPROM(电可擦除可编程ROM)、闪速存储器、PRAM(相变RAM)、MRAM(磁阻RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等。闪存存储器装置可以分类为NOR架构和NAND架构。

技术实现要素：

本公开的实施例提供一种具有提高的运转率的存储器系统和操作该存储器系统的方法。

在本公开的一个方面中，提供一种包括存储器区域的存储器系统的操作方法，该方法包括：(a)对每个存储器区域中的组块执行错误纠正，并且基于错误纠正计算分别对应于存储器区域的信任等级；(b)基于存储器区域的信任等级，设定分别对应于存储器区域的测试读取周期；(c)计数每个存储器区域的正常读取次数的数量，并且基于所计数的数量管理分别对应于存储器区域的访问计数；以及(d)当存储器区域中第一存储器区域的访问计数达到对应于第一存储器区域的测试读取周期的次数时，对第一存储器区域执行一个或多个测试读取。

作为实施例，对第一存储器区域执行一个或多个测试读取可以包括：读取第一存储器区域中的组块，以及对第一存储器区域中的读取的组块执行错误纠正，其中，当确定一个以上读取的组块的错误位数量大于或者等于阈值时，可以读取收回第一存储器区域。

作为实施例，当读取收回第一存储器区域时，存储在第一存储器区域中的数据可以复制到存储器区域中的第二存储器区域中。

作为实施例，其中(a)可以包括：通过对组块执行错误纠正获得分别对应于每个存储器区域中的组块的错误值；以及将错误值中的最大错误值定义为存储器区域的信任等级。

作为实施例，当存储器区域的最大错误值大于参照值时，存储器区域的测试读取周期可以具有第一值。当存储器区域的最大错误值小于或等于参照值时，存储器区域的测试读取周期可以具有大于第一值的第二值。

作为实施例，存储器区域的测试读取周期可以与存储器区域的最大错误值的大小成反比。

作为实施例，存储器区域中的每个可以包括多个页面，并且在(a)中经历错误纠正的组块可以包含在每个存储器区域中的多个页面中的单个代表页面中。每个存储器区域的正常读取可以对每个存储器区域中的多个页面执行。第一存储器区域的一个或多个测试读取可以对第一存储器区域中的单个代表页面执行。

作为实施例，存储器区域中的每个可以包括多个页面，并且在(a)中经历错误纠正的组块可以包含在每个存储器区域中的多个页面中的两个以上代表页面中。每个存储器区域的正常读取可以对每个存储器区域中的多个页面执行。第一存储器区域的一个或多个测试读取可以对第一存储器区域中的两个以上代表页面执行。

在本公开的另一个方面中，提供一种包括存储器区域的存储器系统的操作方法，该方法包括：(A)响应于来自外部的第一请求，对存储器区域中的选定的存储器区域执行第一正常读取；(B)当第一正常读取的次数大于预定值时，对选定的存储器区域中的组块执行错误纠正，并且基于错误纠正计算对应于所选定的存储器区域的信任等级；(C)基于所选定的存储器区域的信任等级，设定对应于所选定的存储器区域的测试读取周期；(D)响应于来自外部的第二请求对所选定的存储器区域执行第二正常读取；(E)计数所选定的存储器区域的第二正常读取的次数，并且基于所计数的数量管理对应于所选定的存储器区域的访问计数；以及(F)当所选定的存储器区域的访问计数达到对应于所选定的存储器区域的测试读取周期的次数时，对所选定的存储器区域执行一个或多个测试读取。

作为本公开的方面，提供了一种包括半导体存储器装置和控制器的存储器系统，其中，半导体存储器装置包括存储器区域，每个存储器区域包括多个存储器单元，并且所述控制器被配置为访问半导体存储器装置。控制器包括：存储器控制模块，其被配置为基于存储器区域的每个中的组块的错误纠正计算分别对应于存储器区域的信任等级；测试读取控制模块，其被配置为基于存储器区域的信任等级设定分别对应于存储器区域的测试读取周期；随机存取存储器(RAM)，其被配置为存储测试读取周期；以及访问计数器，其被配置为计数每个存储器区域的正常读取次数的数量，并且基于所计数的数量管理分别对应于存储器区域的访问计数。测试读取控制模块可以检测存储器区域中的访问计数达到对应于其测试读取周期的次数的存储器区域。存储器控制模块可以对所检测的存储器区域执行一个或多个测试读取，并且基于测试读取的结果确定是否收回所检测的存储器区域的读取。

根据本公开的实施例，存储器系统可以具有提高的运转率。

附图说明

图1是示出根据本公开的一个实施例的存储器系统的框图。

图2是示出根据本公开的一个实施例的半导体存储器装置的框图。

图3是示出图2中所示的存储块的框图。

图4是示出根据本公开的另一个实施例的半导体存储器装置的框图。

图5是示出根据本公开的再一个实施例的半导体存储器装置的框图。

图6是示出根据本公开的一个实施例的存储器系统的操作方法的流程图。

图7是示出根据本公开的一个实施例的单个存储器区域的信任等级的计算方法的简化示意图。

图8是示出根据本公开的一个实施例的基于最大错误值确定测试读取周期的方法的流程图。

图9示出包含测试读取周期值的第一表的示例。

图10示出包含访问计数值的第二表TBL2的示例。

图11是示出根据本公开的一个实施例的存储器装置的每个存储器区域中的代表页面的示例的简化示意图。

图12是示出根据本公开的一个实施例的存储器装置的每个存储器区域中的两个以上代表页面的示例的简化示意图。

图13是示出根据本公开的一个实施例的确定是否收回读取操作的方法的简化示意图。

图14是示出根据本公开的一个实施例的读取操作收回的方法的简化示意图。

图15是示出根据本公开的另一个实施例的存储器系统的操作方法的流程图。

图16是示出根据本公开的一个实施例的适于存储器系统的控制器的框图。

具体实施方式

各种实施例的示例在附图中示出并且在下文进一步描述。然而，应注意的是，本公开可以各种不同的形式呈现且不应被解释为限于在本文中示出的实施例。而是，示出的实施例作为示例被提供使得本公开将是彻底且完整的，并且将向本领域技术人员充分地传达本公开的方面和特征。

将理解的是，虽然本文中术语“第一”、“第二”、“第三”等可以用于描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语用于区别一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分。因此，在不脱离本公开的精神和范围的情况下，下文描述的第一元件、组件、区域、层或部分可以称为第二元件、组件、区域、层或部分。

应理解，当被元件或层“连接至”或“联接至”另一个元件或层时，可以是该元件或层直接地在另一个元件或层上、直接地连接或联接至另一个元件或层，或者存在一个以上中间元件或层。此外，还应理解的是，当被元件或层被称作在两个元件或层“之间”时该元件或层可能是两个元件或层之间的唯一的元件或层，或者也可以存在一个以上中间元件或层。

另外，本文使用的术语仅是出于描述特定实施例的目的而不意在限制本公开。如在本文中使用的，单数形式“一”和“一个”意在也包括复数形式，除非上下文有清楚的相反指示。此外，将理解的是，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和“包含有”是指提及的特征、整体、操作、元件和/或组件的存在，但不排除一个以上其它特征、整体、操作、元件、组件和/或其部分的存在或增加。在本文中使用时，术语“和/或”包括一个以上相关列出项目的任何和所有组合。

为简化说明，本文可以使用空间相对术语，诸如“之下”、“下面”、“下方”、“下”、“上面”、“上方”等，以如图所示地描述一个元件或特征与另一个元件或特征的关系。应理解，除了图中描绘的定向之外，空间相对术语意在包括使用或操作中装置的不同定向。例如，如果翻转图中的装置，描述为在其它元件或特征“下面”、“之下”或者“下”的元件将被定向为在该其它元件或特征“上面”。因此，示例术语“下面”和“下”能够包括上面和下面两个定向。另外，装置可以定向为例如旋转90度或其它定向，并且本文使用的空间相对描述语应当相应地解释。

除非有相反说明，否则包括本文使用的技术和科学术语的所有术语具有与本发明所属技术领域的技术人员通常所理解的的意义相同的意义。此外，将理解的是，诸如在常用词典里定义的那些术语应当解释为具有与其在相关技术的上下文中的意义一致的意义，并且不应以理想化或过于正式的意义来解释，除非在本文中明确地如此定义。

在下列说明中，陈述了大量具体细节，以提供本公开的透彻理解。本发明可以在没有部分或全部这些具体细节的情况下实施。在其它情况下，为了不使本发明被不必要地模糊，未详细描述公知的工艺结构和/或工艺。

以下，将参照附图详细地描述本公开的各种实施例。

参照图1，根据本发明的一个实施例提供了存储器系统1000。存储器系统1000可以包括半导体存储器装置100和控制器200。半导体存储器装置100可以在控制器200的控制下操作。半导体存储器装置100可以包括多个存储器区域110。多个存储器区域110中的每个可以包括多个页面。

在控制器200的控制下，半导体存储器装置100可以利用数据编程多个存储器区域110中的一个以上、将从多个存储器区域110中的一个以上读取的数据输出至控制器200和/或擦除存储在多个存储器区域110中的一个以上中的数据。

控制器200可以被配置为控制半导体存储器装置100的所有操作。控制器200可以被配置为响应于来自外部主机(未示出)的请求访问半导体存储器装置100。

控制器200可以包括存储器控制模块210、错误纠正码块220、测试读取控制模块230、RAM 240和访问计数器250。

存储器控制模块210可以被配置为控制半导体存储器装置100的读取、写入、擦除和后台操作。存储器控制模块210可以被配置为驱动固件以控制半导体存储器装置100。

当接收到来自主机的读取请求时，存储器控制模块210可以向半导体存储器装置100提供从对应于读取请求的选定页面读取数据的命令(以下也称作读取命令)。存储器控制模块210可以将包含在读取请求中的逻辑块地址转译为物理块地址。在一个实施例中，存储器控制模块210可以执行闪存转换层(FTL)的功能。存储器控制模块210可以向半导体存储器装置100一起提供物理块地址和读取命令。当接收到读取命令时，半导体存储器装置100可以从选定的存储器区域中的选定页面读取数据并随后将读取的数据发送至控制器200。

错误纠正码块220可以被配置为纠正读取的数据中包含的错误。错误纠正码块220可以预定的数据-位为基础进行错误纠正。例如，单个页面可以包括四个数据组块，并且每次错误纠正可以单个数据组块为基础进行。因此，例如，当读取单个页面的全部数据时，可进行四次错误纠正。

错误纠正码块220可以根据错误纠正码解码读取的数据。应理解，可以采用任何合适的错误纠正码，包括，公知的BCH(博斯、查德胡里霍昆格姆)码、里德-所罗门码、汉明码、LDPC(低密度校验检查)码等。

当单个组块的数据位中包含的错误位的数量超过可纠正位的数量时，错误纠正码块220可以不纠正组块的错误并且错误纠正可能失败。反之，当单个组块的数据位中包含的错误位的数量小于或等于可纠正位的数量时，错误纠正可能成功。

根据本公开的一个实施例，为了设定测试读取周期，存储器控制模块210可以在没有来自外部主机的读取请求的情况下读取存储器区域中的页面。例如，存储器控制模块210可以指示错误纠正码块220纠正读取的数据中的错误。存储器控制模块210可以被配置为基于错误纠正而计算分别对应于第一至第n个存储器区域110_1-110_n的第一至第n个信任等级。

测试读取控制模块230可以在存储器控制模块210的控制下操作。测试读取控制模块230可以被配置为基于计算的第一至第n个信任等级设定第一至第n个测试读取周期。第一至第n个测试读取周期可分别对应于第一至第n个存储器区域110_1-110_n。第一至第n个测试读取周期可以互相独立。

测试读取控制模块230可以将第一至第n个测试读取周期存储至RAM 240中。

在已经设定第一至第n个测试读取周期后，访问计数器250可以计数每个存储器区域110的正常读取次数的数量。例如，访问计数器250可以监控从存储器控制模块210发送至半导体存储器装置100的物理块地址，并且可以基于该物理块地址计数正常读取次数的数量。这样，可以生成第一至第n个访问计数并存储在RAM 240中。第一至第n个访问计数可以分别对应于第一至第n个存储器区域110_1-110_n的正常读取次数的数量。访问计数的增加可以反应每个存储器区域的正常读取次数的数量的增加。

对于正常读取操作，可以用高电压偏置选定的存储器区域。例如，对于正常读取，可以用特定电压偏置连接到存储器区域的页面的字线和位线。例如，可以用高电压偏置连接到未选择的页面的字线。存储器区域中的存储器单元可以具有对应于存储在其中的数据的各个阈值电压。由于存储器区域通常可以重复地读取多次，所以存储器单元的阈值电压可以变化。同样地，当高电压经由连接至未选择的页面的字线施加于该未选择的页面时，其中的存储器单元可以经受其阈值电压的变化。具有改变的阈值电压的存储器单元可具有降低的数据保持质量。

测试读取控制模块230可以检测其访问计数对应于等于其测试读取周期的次数的至少一个存储器区域110_1-110_n。然后，存储器控制模块210可以对检测的存储器区域执行至少一次测试读取。测试读取期间，可以从检测的存储器区域读取数据。例如，存储器控制模块210可以从检测的存储器区域的至少一个页面读取数据并且可以随后指示错误纠正码块220纠正读取的数据中的错误。当读取的数据中的错误位的数量超过阈值时，存储器控制模块210可以收回检测的存储器区域的读取操作并且将存储在检测的存储器区域中的数据复制到另一个存储器区域。

在一个实施例中，可以对半导体存储器装置100的所有存储器区域110应用单个测试读取周期。可以在确定测试读取周期时考虑包括半导体装置装置100的制造和/或操作特征的各种因素。单个半导体存储器装置100可以具有应用于其所有存储器区域110的单个测试读取周期，其基于多个存储器区域110中具有低的或者最低的信任等级的存储器区域110确定。换言之，单个测试读取周期可以应用于半导体存储器装置100的所有存储器区域110，然而，在这样的情况下，虽然存储器区域110中的一些可能具有相对良好的数据保持水平，但明显短的测试读取周期可被应用至它们。例如，虽然存储器区域110中的一些即使在已经进行x次正常读取操作后也可能保持可靠的数据，但是，它们在每当进行y次正常读取操作时可进行测试读取，其中y可以小于x。这可能导致执行不必要的测试读取操作，这反过来可能降低半导体存储器装置100的操作速度。

因此，根据本公开的优选实施例，可以对半导体存储器装置100的存储器区域110应用不同的或者独立的测试读取周期。例如，具有低数据保持水平的存储器区域可以具有应用于其的短的测试读取周期，而具有高数据保持水平的存储器区域可以具有应用于其的长的测试读取周期。这样，可以减少测试读取的次数。这可以理解为提高存储器系统1000的运转率。在一个实施例中，可以特别根据每个存储器区域的数据保持水平定制对存储器装置的每个存储器区域110应用的独立测试读取周期。在再一个实施例中，存储器区域可以基于其相对数据保持水平而分组。例如，存储器区域可以分组为低数据保持水平、中数据保持水平和高数据保持水平，三种情形中可以分别应用三种不同的测试读取周期：短的、中的和长的。

图2是示出图1中所示的半导体存储器装置100的实施例10的框图。图3是示出图2中所示的多个存储块BLK1-BLKn中的单个存储块BLK1的框图。

参照图2，半导体存储器装置10可以包括存储器单元阵列12和外围电路14。存储器单元阵列12可以包括多个存储块BLK1-BLKn。参照图3，单个存储块BLK1可以包括多个页面PG1-PGp。单个页面可以包括连接到单个字线的存储器单元(未示出)。半导体存储器装置10可以存储块为基础擦除。半导体存储器装置10可以页面为基础编程或读取。每个页面可以包括多个组块CK1-CK4。错误纠正码块220可以组块为基础执行错误纠正。

根据本公开的一个实施例，第一至第n个存储块BLK1-BLKn可以第一至第n个存储器区域(图1中的110_1-110_n)来实现。

如图2中所示，外围电路14可以在控制器200的控制下操作。例如，对于编程操作，外围电路14可以从控制器200接收编程命令、物理块地址以及待编程的数据。基于物理块地址，可以选定单个存储块和其中的单个页面。外围电路14可以在选定页面中编程数据。

对于读取操作，外围电路14可以从控制器200接收读取命令以及物理块地址。基于物理块地址，可以选定单个存储块和其中的单个页面。外围电路14可以从选定页面读取数据并且将读取的数据输出至控制器200。

对于擦除操作，外围电路14可以从控制器200接收擦除命令以及物理块地址。基于物理块地址，可以选定单个存储块。外围电路14可以从选定的存储块擦除数据。

在一个实施例中，半导体存储器装置100可以非易失性存储器装置来实现。例如，半导体存储器装置100可以闪速存储器装置来实现。

图4是示出图1中所示的半导体存储器装置100的另一个实施例20的框图。

参照图4，半导体存储器装置20可以包括多个半导体存储器芯片21-2n。多个半导体存储器芯片21-2n可以被配置为分别经由第一至第n个通道CH1-CHn与控制器(图1中的200)通信。每个半导体存储器芯片可以具有与上文参照图2所述的半导体存储器装置10相同的配置和操作。控制器200可以分别经由第一至第n个通道CH1-CHn控制第一至第n个半导体存储器芯片21-2n。

第一至第n个半导体存储器芯片21-2n中的每个可以包括多个存储块，并且多个存储块中的每个可以包括多个页面。

在一个实施例中，第一至第n个半导体存储器芯片21-2n可以被实施为第一至第n个存储器区域(图1中的110_1-110_n)。在另一个实施例中，每个半导体存储器芯片21-2n中的存储块可以被实施为存储器区域(图1中的110_1-110_n)。

图5是示出图1中所示的半导体存储器装置100的另一个实施例30的框图。

参照图5，半导体存储器装置30可以包括多个半导体存储器芯片。多个半导体存储器芯片可以分组为多个组。

参照图5，多个组可以分别经由第一至第n个通道CH1-CHn与控制器200通信。每个半导体存储器芯片可以具有与上文参照图2所述的半导体存储器装置10相同的配置和操作。

单个组中的芯片经由单个通道与控制器200通信。控制器200可以分别经由第一至第n个通道CH1-CHn控制多个组。

根据本公开的一个实施例，多个组可以被实施为第一至第n个存储器区域(图1中的110_1-110_n)。在另一个实施例中，每个组中的每个半导体存储器芯片中的存储块可以被实施为存储器区域(图1中的110_1-110_n)。

以下，为了方便并且避免不必要的重复，作为示例描述图2中的存储块BLK1-BLKn可以被实施为第一至第n个存储器区域(图1中的110_1-110_n)。

参照图1和图6，将描述根据本发明的一个实施例的存储器系统1000的操作方法。具体地，在步骤S110中，可以分别地对包含在每个存储器区域中的组块执行错误纠正，并且然后可以计算分别对应于第一至第n个存储器区域110_1-110_n的信任等级。

例如，存储器控制模块210可以读取第一存储器区域110_1中的数据组块，并且可以指示错误纠正码块220纠正读取的数据组块中的错误。错误纠正码块220可以由对应于数据组块的错误位的数量确定错误值。存储器控制模块210可以确定错误值中的最大错误值作为第一存储器区域110_1的信任等级。这样，可以计算第一存储器区域110_1的信任等级。

同样地，存储器控制模块210可以计算分别对应于第二至第n存储器区域110_2-110_n的剩余信任等级。

在一个实施例中，为计算分别对应于存储器区域110的信任等级，可以对每个存储器区域中的预定的单个页面中的数据组块执行错误纠正。在另一个实施例中，为计算对应于存储器区域110的信任等级，可以对每个存储器区域中的预定的多个页面中的数据组块执行错误纠正。

在步骤S120，基于计算的信任等级，可以设定对应第一至第n个存储器区域110_1-110_n中的每个的测试读取周期。在一个实施例中，测试读取周期的长度可以与存储器区域110的最大错误值的大小成反比。在一个实施例中，当每个存储器区域的最大错误值大于特定参考时，存储器区域的测试读取周期可以具有第一值。同时，当每个存储器区域的最大错误值小于或等于特定参考时，存储器区域的测试读取周期可以具有第二值，其中第二值大于第一值。

同时，可以监控每个存储器区域的访问计数。访问计数器250可以被配置为计数每个存储器区域的正常读取次数的数量，并且通过考虑计数的正常读取次数的数量来监控存储器区域的访问计数。

在一个实施例中，可以计数每个存储器区域中的至少一个预定页面的正常读取次数的数量。在另一个实施例中，可以计数每个存储器区域中的所有页面的正常读取次数的数量。

在S130中，可以确定是否存在访问计数达到对应于其测试读取周期的次数的存储器区域。响应于S130中的肯定结果，方法可以继续进行S140。例如，假设在S130中，存储器区域110中的第一存储器区域110_1可以具有肯定结果。

然后在S140中，可以对第一存储器区域110_1执行至少一次测试读取。存储器控制模块210可以从第一存储器区域110_1中的至少一个页面读取数据，并且可以指示错误纠正码块220纠正读取的数据中的错误。

在一个实施例中，可以对第一存储器区域110_1中的预定的单个页面执行测试读取。在另一个实施例中，可以对第一存储器区域110_1中的预定的多个页面分别地执行测试读取。

在S150中，可以确定包含在读取的数据中的错误位的数量是否大于阈值。响应于S150中的肯定结果，方法可以继续进行S160。响应于S150中的否定结果，方法可以继续进行S130。

阈值可以小于可被错误纠正码块220纠正的错误位的数量。具有小于阈值的错误位的读取的数据可表示第一存储器区域110_1具有相对高的数据保持水平。具有大于阈值的错误位的读取的数据可表示第一存储器区域110_1具有相对低的数据保持水平。在后种情形中，读取的数据中的错误可以不纠正。

在S160中，可以收回对第一存储器区域110_1的读取操作。存储器控制模块210可以从第一存储器区域110_1读取数据，并且可以将读取的数据编程至例如第二存储器区域110_2中。此外，存储器控制模块210可以从第一存储器区域110_1擦除数据。

在S170中，可以初始化对第一存储器区域110_1的访问计数。其后，方法可以继续进行S130。

根据本公开的一个实施例，可以对半导体存储器装置的存储器区域应用独立的测试读取周期。这可能导致测试读取次数减少，并且因此，提高存储器系统的运转率。

图7是示出计算单个存储器区域的信任等级的示例的简化示意图。参照图1和图7，存储器控制模块210可以读取包含在每个存储器区域中的第一至第q组块CK1-CKq。之后，错误纠正码块220可以对第一至第q组块CK1-CKq执行错误纠正。这样，可以计算第一至第q组块CK1-CKq中的错误位的数量作为第一至第q错误值VEB1-VEBq。存储器控制模块210可以确定第一至第q错误值VEB1-VEBq中的最大错误值作为存储器区域的信任等级。在图7的示例中，第一至第q错误值VEB1-VEBq中的最大错误值是第一错误值VEB1。以这样的方式，可以计算分别对应于第一至第n个存储器区域110_1-110_n的信任等级。

参照图8，描述基于最大错误值确定测试读取周期的方法的示例。由此，在步骤S210中，可以确定最大错误值是否大于第一参考值。第一参考值可大于第二参考值。当最大错误值大于第一参考值时，方法可以继续进行S220。反之，方法可以继续进行S230。

在S220中，对应最大错误值的存储器区域的测试读取周期可以设定为第一值。最大错误值大于第一参考值可以表示存储器区域具有低的信任等级。第一值可以小于第二值和第三值。

在S230中，可以确定最大错误值是否大于第二参考值。响应于步骤S230中的肯定结果，方法可以继续进行到步骤S240。响应于步骤S230中的否定结果，方法可以继续进行到步骤S250。

在步骤S240中，对应最大错误值的存储器区域的测试读取周期可以设定为第二值。

在步骤S250中，对应最大错误值的存储器区域的测试读取周期可以设定为第三值。最大错误值小于第二参考值可以表示存储器区域具有高的信任等级。第三值可以大于第一值和第二值。

图9示出包含测试读取周期值VL1-VLn的第一表TBL1的示例。参照图9，第一表TBL1可以包含分别对应于第一至第n个存储器区域110_1-110_n的第一至第n个测试读取周期VL1-VLn的值。第一表TBL1可以存储在图1中的RAM 240中。第一表TBL1中的第一至第n个测试读取周期VL1-VLn可以由图1中的测试读取控制模块230设定。

图10示出包含访问计数值ACCNT1-ACCNTn的第二表TBL2的示例。参照图10，第二表TBL2可以包含分别对应于第一至第n个存储器区域110_1-110_n的第一至第n个访问计数ACCNT1-ACCNTn的值。每当对存储器区域执行正常读取操作时，每个存储器区域的访问计数可以通过图1中的访问计数器250加一。

图1中的测试读取控制模块230可以参考第一表TBL1和第二表TBL2。

图11示出每个存储器区域中的页面PG1-PGp中的代表页面的示例。参照图11，第一至第p页面PG1-PGp中的单个页面PG1可以定义为代表页面。在一个实施例中，可以预定代表页面。在一个示例中，可以通过考虑图1中的半导体存储器装置100的制造过程、操作特征、应用等而预定代表页面。在另一个实施例中，代表页面可以确定为第一至第p页面PG1-PGp中具有最低的信任等级的页面。在一个示例中，第一至第p页面PG1-PGp中，邻近图1中的半导体存储器装置100中的漏极选择晶体管(未示出)的页面可以定义为代表页面。在其它示例中，第一至第p页面PG1-PGp中，邻近图1中的半导体存储器装置100的源极选择晶体管(未示出)的页面可以定义为代表页面。

在一个实施例中，可以参照代表页面计算每个存储器区域的信任等级。此外，可以对代表页面执行测试读取操作，并且可以确定具有代表页面的存储器区域的读取操作是否收回。更具体地，在图6中的S110中，对包含在每个存储器区域的代表页面中的组块执行错误纠正，并且可以基于该错误纠正计算每个存储器区域的信任等级。在图6中的S140中，可以测试读取第一存储器区域110_1中的代表页面，并且可以对该代表页面中的组块执行错误纠正。

在另一个实施例中，可以参照所有页面PG1-PGp计算每个存储器区域的信任等级。此外，可以对所有页面PG1-PGp执行测试读取操作，并且可以基于测试读取操作确定是否收回对每个存储器区域的读取操作。

图12示出每个存储器区域中的页面PG1-PGp中的两个以上代表页面的示例。参照图12，第一至第p页面PG1-PGp中的多个页面PG1-PG3可以定义为代表页面。

在一个实施例中，可以参照多个代表页面计算每个存储器区域的信任等级。此外，可以对多个代表页面执行测试读取操作，并且可以基于该测试读取操作确定是否收回具有代表页面的存储器区域的读取操作。设定为代表页面的页面越多，则每个存储器区域中的存储器单元的特征越准确地反映在每个存储器区域的信任等级的计算中并且其测试读取周期的设定越准确。此外，设定为代表页面的页面越多，则使用测试读取对每个存储器区域的数据保持水平的确定越准确。

图13是示出确定是否收回读取操作的方法的示例的简化示意图。具体地，参照图1和图13，当检测到具有达到对应于其测试读取周期的次数的访问计数的存储器区域时，存储器控制模块210可以测试读取检测的存储器区域中的第一至第q组块CK1-CKq。第一至第q组块CK1-CKq可以如上文参照图11所述的包含在单个代表页面中。作为替换，第一至第q组块CK1-CKq可以如上文参照图12所述的包含在两个以上代表页面中。作为进一步替换，第一至第q组块CK1-CKq可以包含在检测的存储器区域中的所有页面中。

其后，错误纠正码块220可以对第一至第q组块CK1-CKq执行错误纠正。因此，可以计算分别对应于第一至第q组块CK1-CKq的错误位的数量NEB1-NEBq。

如果错误位的数量NEB1-NEBq中的一些超过阈值则可以表示存储器区域具有一些损坏的数据。换言之，存储在存储器区域中的数据中的一些可以具有劣化的保持特征。因此，当存储器区域的错误位的数量NEB1-NEBq中的一些超过阈值时可以理解为触发该存储器区域的读取操作收回。

图14示出读取操作收回的实施例。在图14中，作为示例假设收回第一存储器区域110_1的读取操作。因此，参照图1和图14，存储在第一存储器区域110_1中的数据可以复制到另一个存储器区域。例如，所述另一个存储器区域可以是第二存储器区域110_2。存储器控制模块210可以从第一存储器区域110_1读取数据，例如，存储器控制模块210可以从第一存储器区域110_1中的页面中读取数据。接下来，存储器控制模块210可以将读取的数据编程至第二存储器区域110_2中。在一个实施例中，存储器控制模块210可以将读取的数据在第二存储器区域110_2中编程为顺序增加的页面地址。

图15是示出根据本公开的另一个实施例的存储器系统1000的操作方法的流程图。参照图1和图15，在步骤S310中，响应于读取请求，存储器区域进行正常读取操作。具体而言，存储器控制模块210可以响应于从外部主机接收的读取请求对选定的存储器区域执行正常读取操作。在S320中，可以确定每个存储器区域的正常读取次数的数量是否大于预定值。响应于S320中的否定结果，方法可以继续进行S310。响应于S320中的肯定结果，方法可以继续进行S330。

换言之，在S310和S320中，可以确定是否存在执行的正常读取操作比预定次数更多的存储器区域。可以通过考虑图1中的半导体存储器装置100的制造过程、操作特征、应用等来预定次数。

根据本公开的一个实施例，当确定存储器区域执行的正常读取操作比预定次数更多时，可以对存储器区域执行步骤S330的操作。这样，设定测试读取周期的一系列操作S330和S340可发生在存储器区域之间的不同时间点。相比于设定测试读取周期的一系列操作发生在存储器区域之间的相同时间的方法，此方法对存储器系统1000施加的负荷可以更小。

在S330中，对于执行的正常读取操作比预定次数更多的存储器区域，可以计算信任等级。在S340中，可以对存储器区域设定测试读取周期。

随后，可以与图6中的步骤S130-S170同样的方式执行S350-S390。因此，关于S350-S390的细节不再重复。

图16是示出如图1中所示的控制器200的实施例1200的框图。参照图16，控制器1200可以包括RAM 1210、处理单元1220、主机接口1230、存储器接口1240和错误纠正码块1250。

处理单元1220可以控制控制器1200的所有操作。RAM 1210可以用作处理单元1220的一个以上工作存储器、图1中的半导体存储器装置100和主机之间的高速缓冲存储器以及半导体存储器装置100和主机之间的缓冲存储器。处理单元1220和RAM 1210可以执行图1中的存储器控制模块220、测试读取控制模块230和访问计数器250的功能。例如，处理单元1220可以通过将编程命令、数据文件、数据结构等载入RAM 1210中并且执行载入的数据来执行存储器控制模块220、测试读取控制模块230和访问计数器250的功能。

此外，RAM 1210可以用作图1中的RAM 240。虽然，在图16中，设置了单个RAM 1210，但是可以设置两个以上RAM。

主机接口1230可以包括用于在主机和控制器1200之间交换数据的协议。在一个实施例中，控制器1200可以经由各种接口协议与主机通信。协议可以包括但不限于：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、加强型小型磁盘接口(ESDI)协议以及集成驱动电路(IDE)协议、私有协议等。

存储器接口1240可以连接半导体存储器装置100。例如，存储器接口可以包括NAND或者NOR接口。错误纠正码块1250可以被配置为用作图1中的错误纠正码块220。

控制器1200和半导体存储器装置100可以集成在单个半导体装置中。在一个实施例中，控制器1200和半导体存储器装置100可以集成在单个半导体装置中以形成存储卡，诸如PC卡(PCMCIA，个人计算机存储卡国际联合会)、标准闪存卡(CF)、智能媒体卡(SM、SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC)、SD卡(SD、迷你SD、微型SD、SDHC)、通用闪存(UFS)等。

在一个实施例中，控制器1200和半导体存储器装置100可以集成在单个半导体驱动器(SSD，固态驱动器)中。半导体驱动器(SSD)可指被配置为在半导体存储器中存储数据的存储装置。当包括控制器1200和半导体存储器装置100的存储器系统(图1中的1000)被实施为半导体驱动器(SSD)时，这可能导致联接至存储器系统1000的主机系统的运转率极大提高。

在一个实施例中，包括控制器1200和半导体存储器装置10的存储器系统(图1中的1000)可以设置为电子装置的单个组件。适合的电子装置的示例可以包括但不限于：计算机、UMPC(超便携移动PC)、工作站、上网本、PDA(个人数字助理)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、PMP(便携式多媒体播放器)、便携式游戏机、导航装置、黑匣子、数码相机、3-维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、具有无线数据通信的装置、家庭网络、计算机网络、远程信息处理网络中的一个以上组件、计算系统以及RIFD装置等。

包括控制器1200和半导体存储器装置100的存储器系统(图1中的1000)可以各种形式封装。例如，封装可以包括但不限于：堆叠式封装(PoP)、球栅阵列(BGA)、芯片规模封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、华夫格封装模片、晶片形式模片、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)、晶片级堆叠封装(WSP)等。

根据本公开的一个实施例，可以对半导体存储器装置的存储器区域应用独立的测试读取周期。这样，可以减少测试读取的次数并且可以提高存储器系统的运转率。

上文的描述并不意在限制，而是仅出于说明本发明的各种实施例的一般原理的目的。本发明的许多额外实施例也是可行的。因此，应理解为，并不意在限制本发明的范围。本公开的范围应当参照附随的权利要求来确定。本说明书通篇参照“实施例”或类似的表达是指联系该实施例描述的特定特征、结构或特性至少包括在本公开的实施例中。因此，本说明书通篇出现的词语“在实施例中”和类似语言可以但不一定全部参照相同的实施例。应理解，也可以将联系实施例描述的任意特征可被用至可与本发明的任意其它实施例相容的程度。