技术总结
一种包括可编程/可配置逻辑电路系统的集成电路，包括布置成阵列的多个逻辑瓦片，其中每个逻辑瓦片包括经由多路复用器连接在互连网络中的逻辑电路系统和I/O。第一逻辑瓦片包括(i)形成可编程/可配置逻辑电路系统的外围的至少一部分的周边的第一部分，以及(ii)在这样的电路系统的外围的内部的周边的第二部分，其中存储器I/O布置在第一逻辑瓦片的周边的第二部分上。第二逻辑瓦片包括在可编程/可配置逻辑电路系统的外围的内部并且与第一逻辑瓦片的周边相对的周边的第二部分。位于第一逻辑瓦片的周边的第二部分和第二逻辑瓦片的周边的第二部分之间的一个或多个存储器阵列耦合到至少第一逻辑瓦片的存储器I/O。
技术研发人员：G·R·塔特;C·C·王;
受保护的技术使用者：弗莱克斯-罗技克斯技术公司;
文档号码：201680050047
技术研发日：2016.08.18
技术公布日：2018.04.17