背栅调谐电路的制作方法
本公开总体上涉及半导体结构，并且更特别地，涉及背栅调谐电路和制造方法。
背景技术：
随着器件尺寸的不断缩小，出现了诸如随机电报噪声(rtn)的某些缺陷。例如，rtn是包括电子噪声的一类缺陷驱动现象，该电子噪声对引起纳米级器件中的依赖性问题负责，纳米级器件诸如图像信号处理器(isp)、动态随机存取存储器(dram)、静态随机存取存储器(sram)和闪存以及其他器件。作为示例，rtn可以通过防止低光照条件下可实现的图像质量来限制isp器件的性能。具体地，rtn可能对像素的输出产生负面影响，从而妨碍了可实现的图像质量。以此方式，rtn影响产量、误差率和图像质量以及其他区域。
技术实现要素：
在本公开的方面，一种方法包括：将电压施加到器件的背栅；以及选择性地控制所述施加的电压以使所述器件的绝缘层内的至少一个陷阱去激活以减少来自所述至少一个陷阱的噪声贡献。
在本公开的方面，一种方法包括：确定晶体管对具有稳定的输出或变化的输出；当所述晶体管对具有所述稳定的输出时，将电压施加到所述晶体管对的背栅；以及当所述晶体管对具有所述变化的输出时，选择性地控制所述施加的电压开或关以减少所述晶体管对中的陷阱。
在本公开的方面，一种用于改善噪声性能的系统包括：cpu、计算机可读存储器和计算机可读存储介质；第一程序指令，以向器件的背栅施加电压；以及第二程序指令，以选择性地控制所述施加的电压以使所述器件的绝缘层内的至少一个陷阱去激活以减少来自所述至少一个陷阱的噪声贡献。
附图说明
通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。
图1示出了根据本公开的方面的电路和相应的制造工艺的示意图。
图2示出了根据本公开的方面的除了其他特征之外的比较器电路以及相应的制造工艺。
图3和图4示出了根据本公开的方面的除了其他特征之外的通过将每个器件的背栅调谐到3v来关随机电报噪声(rtn)。
图5和图6示出了根据本公开的方面的除了其他特征之外的通过将每个器件的背栅调谐到0v来关rtn。
图7示出了根据本公开的方面的除了其他特征之外的两个输出端的变化的输出。
图8示出了根据本发明的方面的用于实施背栅的选择性调谐的示例性基础设施。
具体实施方式
本公开总体上涉及半导体结构，并且更特别地，涉及背栅调谐电路以及使用和制造的方法。在实施例中，本文描述的结构和工艺允许通过选择性地控制与栅极氧化物内部的缺陷有关的器件陷阱(trap)来减少器件中的随机电报噪声(rtn)的量。有利地，通过控制器件陷阱的激活，存在的rtn的量将减少，从而改善器件的噪声性能。
陷阱激活依赖于电压偏置条件，即，栅极源极电压(vgs)和漏极至源极电压(vds)。因此，如果电路中的某个漏极到源极电流(ids)是需要的，则诸如体晶体管的器件的rtn行为是不可改变的。然而，对于给定的ids，通过施加背栅的电压(vbg)来控制例如完全耗尽的绝缘体上硅(fdsoi)器件的器件的沟道，使vgs和vbg的几种组合是可能的。此外，由于每个组合的电场条件不同，可能有一些陷阱变为被激活的，即，打开的，而其他陷阱消失，即，被去激活的。以此方式，每个单独的晶体管可以被设置为提供最佳噪声性能的vgs/vbg组合，即，减少了最多数量的激活陷阱的vgs/vbg组合。
本文描述的电路和方法允许通过在启动之后使用训练序列来确定适当的vgs/vbg组合。具体地，本文描述的电路和方法通过确定晶体管的ids输出是稳定的还是变化的来确定哪些器件是有噪声的以及哪些器件不是。在实施例中，具有稳定输出的晶体管被认为是没有噪声的，而具有变化输出的晶体管被认为是有噪声的。在操作中，没有噪声的晶体管/多个晶体管(器件)可以使其vbg保持在源极电源电压(vss)，即，使具有稳定输出的器件的背栅电压保持在第一电平电压；而对于有噪声的晶体管，vbg可以从vss切换到漏极漏极电压(vdd)，即，将具有变化输出的器件的背栅电压切换到第二电平电压。在该示例中，第一电平电压是源极电源电压vss，以及第二电平电压是漏极电压vdd，其中背栅电压vbg处于第一电平电压或第二电平电压。vbg从vss切换到vdd导致激活的陷阱量减少，从而减少了rtn并改善了例如图像信号处理器的器件的性能。在另外的实施例中，每个晶体管可以具有相关联的存储器，使得vbg的设置被维持用户期望的时间长度。
因此，本文描述的电路和方法可以将适当的vbg施加到晶体管以用于晶体管的背栅的选择性调谐。选择性调谐控制陷阱激活，导致rtn减少。鉴于这种选择性调谐，该器件的噪声性能可提高约45％，从而实现了一类新型非常灵敏的图像信号处理器。另外，本文提供的电路和方法可以通过使用关于vbg的两个电压电平(例如，第一电平电压vss和第二电平电压vdd)来实现选择性调谐。以此方式，本文描述的电路和方法相对容易集成，不需要背偏置发生器，因为vss和vdd电压已经可用，则不需要产生新电压。
图1示出了根据本公开的方面使用的电路100的示例性示意图。在实施例中，电路100可以与例如紧凑的图像传感器的图像传感器结合使用。在操作中，电路100具有用于去除图像传感器中的器件变化和电路偏移的双采样架构。在实施例中，电路100可以是在并行列中实现数字双采样的直列式列(column-inline)双cds架构，即，数字cds和模拟cds。
如图1所示，除了其他特征之外，电路100包括图像传感器110、传感器处理电路120和计数器电路130。在实施例中，例如，图像传感器110可以是阵列型器件，例如，互补金属氧化物半导体(cmos)图像传感器。图像传感器110检测各种像素，例如，可以使用空穴累积二极管(had)的4t有源像素传感器(aps)像素。除了其他优点之外，had使诸如图像传感器110的图像传感器能够实现低暗电流、无ktc噪声以及无图像滞后的理想特性。
在实施例中，图像传感器110包括光电二极管102和晶体管105、105’、105”、105”’、105””。光电二极管102可以是将光转换为电流(即，光电流)的用于像素产生的任何合适的器件。以此方式，当光进入光电二极管102时产生电子。在实施例中，像素操作需要三个控制信号，例如，可由行解码器控制的
驱动晶体管105”的栅极连接到传输晶体管105的漏极和复位晶体管105’的源极，以及驱动晶体管105”在其源极区域接收电压vdd。在实施例中，驱动晶体管105”通过根据浮置扩散区域的电极电压的变化改变源极的电流来改变每个单元像素的输出电压。驱动晶体管105”的漏极连接到选择晶体管105”’，该选择晶体管105”’将每个单元像素的传感器输出输出到晶体管105””的源极。具体地，根据浮置扩散区域的电压的变化产生传感器输出，来作为响应于施加到选择晶体管105”’的栅极的选择信号
传感器处理电路120包括数字至模拟转换器(dac)122和比较器125。在实施例中，除其他示例之外，dac122可以是单斜率斜坡(single-sloperamp)发生器dac。比较器125可以是由单斜率斜坡发生器dac122和通过连接串联电容器c1的像素(传感器)输出驱动的列比较器。在另外的实施例中，比较器125可以是例如2k比较器的比较器阵列，阵列中的每个比较器具有临界输入晶体管对。比较器阵列中最差或最嘈杂的(nosiest)比较器确定传感器处理电路120的图像质量，并且使用本文描述的结构和方法而被改进。
比较器125包括用于接收要被比较器125比较的信号的多个输入端。具体地，比较器125的输入端从dac122接收信号，而比较器125的另一个输入端接收来自电容器c1的来自选择晶体管105”’的传感器输出。以这样的方式，比较器125将来自dac122的dac信号和来自电容器c1的传感器输出进行比较。此外，接收传感器输出的比较器125的输入端和比较器125的输出端通过晶体管s1连接，从而在控制信号
计数器电路130包括感测放大器(amp)132和计数器135。在实施例中，计数器135可以是12位上/下纹波(ripple)计数器，其包括列锁存器135’、纹波计数器135”、135””和时钟选择器135”’。列锁存器135’包括多个输入端，其中一个输入端接收来自比较器125的输出，另一个输入端接收来自未示出的高速时钟的时钟输出
时钟选择器135”’包括多个输入端和一个输出端，其中时钟选择器135”’的输出被纹波计数器135””的输入端接收。时钟选择器135”’的输入端接收输出d1以及来自纹波计数器135”的另一个输出。此外，时钟选择器135”’的附加输入端接收信号
在实施例中，纹波计数器135”、135””不需要与输出时钟信号
图2示出了例如比较器125的比较器的示例性示意图200。比较器125被设计为比较多个信号，例如，参考信号和期望用于检测的信号。在实施例中，由比较器125比较的信号包括用作参考信号的来自图1所示的dac122的信号以及作为期望用于检测的信号的来自图1所示的图像传感器110(即，选择晶体管105”’)的传感器输出。在实施例中，比较器125包括pfet205、并联设置的晶体管210和包括输入晶体管220’、220”的输入晶体管对220。
晶体管210的阵列将pfets205连接到输入晶体管对220。由于输入晶体管对220中的输入晶体管220’、220”的氧化物中的陷阱激活，可能发生诸如随机电报噪声(rtn)的噪声产生。以此方式，输入晶体管对220是关键器件，即，输入晶体管220’、220”都是关键器件。在实施例中，输入晶体管220’、220”可以是fdsoi器件，其提供使用背栅的电压vbg来控制沟道的选项。以此方式，可以通过将vbg切换到不同的电压(例如，3v至0v)，即，当输入晶体管对220具有变化的输出时开或关电压以减少输入晶体管对220中的陷阱，来将不同的背栅偏置技术应用于输入晶体管220’、220”的背栅以提供陷阱去激活，即，防止陷阱产生噪声。具体地，输入晶体管对220的输入晶体管220’或输入晶体管220”可以贡献来自位于它们各自的栅极氧化物内的被激活的陷阱的噪声。以此方式，输入晶体管对220的输入晶体管220’或输入晶体管220”可以被选择性地调谐，即，输入晶体管220’或输入晶体管220”的背栅可以被选择性地调谐以改变比较器125的性能。例如，如果发现输入晶体管220’比输入晶体管220”噪声大，则可以将电压背栅偏置(例如，正向背偏置(fbb))施加到输入晶体管220’的背栅，从而允许改善输入晶体管对220的噪声性能。以此方式，由于陷阱的去激活(包括使晶体管对220的栅极氧化物内的陷阱去激活)，输入晶体管对220中噪声较大的晶体管的背栅的选择性调谐提供了改善的噪声免疫性。在另外的实施例中，两个输入晶体管220’、220”的背栅可以被选择性地切换和调谐在一起，以进一步改善电路布局并获得噪声益处，即，进一步减少rtn噪声的量。
在实施例中，鉴于输入晶体管对220的每个单独输入晶体管220’、220”处存在rtn，一些器件不是有噪声的，而其他器件可能是有噪声的。因此，本文描述的电路和方法通过在启动之后使用训练序列来解决有噪声的晶体管。鉴于每个单独的输入晶体管220’、220”处存在的rtn的量，通过确定输入晶体管对220的输入晶体管220’、220”中哪一个是有噪声的和/或噪声较大的以及输入晶体管对220的输入晶体管220’、220”中哪一个是没有噪声的和/或不是噪声较大的，来开始训练序列。在实施例中，训练序列可以是在没有像素激活的情况下(withoutpixelactivation)的多次读出。以此方式，训练序列开始于在没有像素激活的情况下读取每个输入晶体管220’、220”的ids。如果存在稳定的输出，即，ids的稳定的输出，则该器件被认为是良好的，即，没有噪声的。或者，如果输出变化，即，ids的变化的输出，则该器件被认为是不好的，即，有噪声的。
在确定输入晶体管220’、220”中的哪一个是有噪声的以及输入晶体管220’、220”中的哪一个不是有噪声的之后，每个单独的输入晶体管220’、220”被设置为或维持在提供了最佳噪声性能的vgs/vbg组合，即，减少了激活的陷阱的数量的vgs/vbg组合。更具体地，在实施例中，如果输入晶体管对220被认为是良好的，即，没有噪声的，则施加到两个输入晶体管220’、220”的vbg被维持在源极电源电压(vss)。除了其他示例之外，vss值的示例包括0v，即，接地或关。或者，对于有噪声的器件，即，输入晶体管对220产生关于ids的变化的输出，训练序列将适当的vbg施加到输入晶体管对220的输入晶体管220’、220”中的有噪声的输入晶体管的背栅，用于选择性调谐。在实施例中，对于有噪声的和/或噪声较大的输入晶体管220’或输入晶体管220”，训练序列将vbg从vss切换到漏极电压(vdd)。以此方式，切换背栅电压包括将背栅电压从vss切换到输入晶体管对220的输入晶体管220’、220”中的至少一个晶体管的vdd。在另外的实施例中，切换背栅电压还包括将输入晶体管对220的输入晶体管220’、220”中的剩余晶体管的背栅电压从源极电源电压切换到漏极电压vdd。
vdd的示例包括3v，即，除了其他示例之外。以此方式，输入晶体管220’、220”中噪声较大的输入晶体管的背栅电压可切换到vdd＝3v或vss＝0v，即，在晶体管对具有变化的输出时开或关电压以减少晶体管对中的陷阱。作为示例，如果输入晶体管220’或输入晶体管220”是有噪声的并且vss的值为0v，则将输入晶体管220’、220”中的噪声较大的输入晶体管的背栅电压切换到等于3v的vdd，其将指示背栅电压正被开。作为另一示例，如果输入晶体管220’或输入晶体管220”是有噪声的并且被设置为具有3v值的vss，其中将输入晶体管220’、220”中的噪声较大的输入晶体管的背栅电压切换到到等于0v的vdd，其将指示电压从开切换到关。以此方式，开或关电压包括改变施加到晶体管对220的背栅电压以使陷阱去激活。在另外的实施例中，可以设想，输入晶体管220’、220”中噪声较大的输入晶体管的vbg被切换到提供稳定输出的电压。例如，vbg可以被设置为等于0v、1v、2v等的值，并且切换到为关于ids提供稳定输出的vdd。
vbg从vss到vdd的切换通过电压偏置选择性地调谐有噪声的输入晶体管220’或输入晶体管220”的背栅，从而减少rtn的量。具体地，电压偏置使位于输入晶体管对220的栅极氧化物中的对rtn负责的陷阱中的至少一个陷阱去激活。更具体地，陷阱由电压偏置去激活。陷阱的选择性去激活减少了存在的rtn的量，从而改善了例如图像信号处理器的某些器件的噪声性能。以此方式，通过减少产生的rtn的量，输入晶体管对220的噪声性能可以提高高达约45％，从而使能一类新的非常敏感的图像信号处理器。此外，通过仅使用关于vbg的两个电压电平(即，第一电平电压vss和第二电平电压vdd)改善噪声性能，本文描述的电路和方法相对易于集成，从而避免了对附加电路的需要。例如，由于vss和vdd的电压已经可用，因为不需要产生新电压来选择性地调谐输入晶体管的背栅(即，改善了器件的噪声性能)，所以不需要背偏置发生器。
在实施例中，输入晶体管220’、220”中的每一个可具有与其相关联的存储器，使得维持vbg的值。以此方式，不需要持续监视输入晶体管220’、220”，并且也不需要另外的选择性调谐。作为示例，如果输入晶体管220’、220”中噪声较大的输入晶体管的背栅被切换到3v的vdd，则输入晶体管220’、220”中的选择性调谐的输入晶体管的背栅将保持在3v持续用户需要的时长，例如，几小时、几天、几周、几个月等。对于输入晶体管220’、220”中的未被切换的输入晶体管的背栅也是如此，因为由于与输入晶体管对220的输入晶体管220’、220”中的每一个相关联的存储器，背栅将保持设置为vss持续用户需要的时长。在vbg被适当地配置为vss或vdd之后，例如图像传感器110的图像传感器的像素被激活。在实施例中，可以实施多于两个的电压电平，即，多于vss和vdd。输入晶体管220’、220”中的每一个的选择性调谐可以根据需要由训练序列重复。在另外的实施例中，两个输入晶体管220’、220”的背栅都可以被选择性地调谐以减少存在的rtn的量。
图3-7示出了对输入晶体管的背栅进行选择性调谐的结果，该输入晶体管例如为各种器件的比较器的输入晶体管220’、220”。具体地，图3和图4示出了在通过在没有像素激活的情况下读取每个输入晶体管的ids而开始训练序列时(即，在启动时)的其中ids310、410是有噪声的器件的模拟结果300、400。如图3和图4所示，ids310、410的输出变化，因此，图3和4中的器件被认为是有噪声的，即，不好的。因为图3和图4中描绘的器件是有噪声的，器件的比较器中的有噪声的输入晶体管和/或噪声较大的输入晶体管(例如，比较器125的输入晶体管220’、220”)的背栅通过将vbg从vss切换至vdd来进行选择性调谐以改善噪声性能。具体地，输入晶体管220’、220”中的一者的背栅或输入晶体管220’、220”的两个背栅被从0v切换到3v，即，vbg被从vss切换到vdd。以此方式，与vbg最初处于vss时的变化的输出ids310、410相比，该器件具有改善的噪声性能，如ids320、420的稳定输出中所示。
图5和图6示出了对于其中ids510、610的输出在启动时稳定(即，在没有像素激活的情况下)的器件的模拟结果500、600。以此方式，图5和6在启动时是没有噪声的，并且不需要选择性地调谐器件的比较器中的输入晶体管的背栅。此外，如果通过将vbg从vss切换到vdd来调谐输入晶体管的背栅，图5和图6示出了ids520、620的输出现在将变化，由此指示器件现在是有噪声的。以此方式，关于图5和6中的器件的比较器中的输入晶体管的背栅不应被从vss切换到vdd。或者，如果模拟结果500、600中的任一个显示ids的输出不稳定，即，传感器处理电路的比较器中的输入晶体管中的至少一个是有噪声的(这导致器件是有噪声的)，那么本文描述的结构和方法可以实现附加特征以改善噪声性能。具体地，比较器中的输入晶体管对的噪声较大的输入晶体管的背栅将通过将vbg从vss切换到vdd而被选择性地调谐。例如，每个有噪声的输入晶体管的背栅将被从0v切换到3v，即，将vbg从vss切换到vdd。
图7示出了其中模拟结果700在两个输出处(即，在启动时以及在切换背栅电压之后)不稳定和/或变化的实施例。具体地，启动时的ids输出710是有噪声的，即，vbg处于等于0v的vss。也就是说，输入晶体管对的两个输入晶体管都是有噪声的。此外，在对于任一输入晶体管将vbg从vss切换到vdd之后的ids输出720仍然是有噪声的。以这样的方式，输入晶体管对在被设置为vss的vbg或被设置为vdd的vbg处都是有噪声的。在这个实施例中，用户可以选择将每个输入晶体管设置在哪个背栅电压，即，他们期望的vss或vdd。
如本领域技术人员将理解的，本公开的各方面可以体现为系统、方法或计算机程序产品。因此，本公开的方面可以采取完全硬件实施例、完全软件实施例(包括固件、驻留(resident)软件、微代码等)或组合软件和硬件方面的实施例的形式。此外，本公开的方面可以采取体现在一个或多个计算机可读存储介质中的计算机程序产品的形式，该计算机可读存储介质具有在其上体现的计算机可读程序代码。
其上具有计算机可读程序指令的计算机可读存储介质(或媒介)使得一个或多个计算处理器执行本公开的方面。计算机可读存储介质可以保留并存储供指令执行设备使用的指令。计算机可读存储介质可以是例如但不限于电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或前述的任何适当的组合。
计算机可读存储介质的更具体示例的非穷尽列表包括以下非暂时性信号：便携式计算机磁盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器(eprom或闪存)、静态随机存取存储器(sram)、便携式光盘只读存储器(cd-rom)、数字多功能盘(dvd)、记忆棒、软盘、以及前述的任何合适的组合。计算机可读存储介质本身不应被解释为暂时信号；相反，计算机可读存储介质是存储数据的物理介质或设备。如图8所示，计算机可读程序指令也可以加载到计算机上用于执行指令。
图8示出了根据本公开的方面的用于实现步骤的计算机基础设施800。就此而言，基础设施800可以实现将vbg维持在vss或者通过将vbg切换到vdd来选择性地调谐每个输入晶体管的背栅的分析和选择性应用。基础设施800包括可以执行本文描述的方法的服务器805或其他计算系统。特别地，服务器805包括计算设备810。计算设备810可以驻留在第三方服务提供商的网络基础设施或计算设备上(其中任何一者一般地被表示在图8中)。
计算设备810包括处理器815(例如，cpu)、存储器825、i/o接口840和总线820。存储器825可以包括在程序代码的实际执行期间使用的本地存储器、大容量存储器、以及提供至少一些程序代码的临时存储以便减少在执行期间从大容量存储器取回的代码的次数的高速缓冲存储器。另外，计算设备包括随机存取存储器(ram)、只读存储器(rom)和操作系统(o/s)。
计算设备810与外部i/o设备/资源845和存储系统850通信。例如，i/o设备/资源845可以包括使个人能够与计算设备810交互的任何设备(例如，用户界面)或使计算设备810能够使用任何类型的通信链路与一个或多个其他计算设备通信的任何设备。外部i/o设备/资源845可以是例如手持设备、pda、手机、键盘等。
通常，处理器815执行可存储在存储器825和/或存储系统850中的计算机程序代码(例如，程序控制530)。此外，根据本发明的方面，程序控制830控制训练序列工具835，该训练序列工具835在没有像素激活的启动时确定哪些器件是有噪声的以及哪些器件不是有噪声的并且还选择性地调谐器件的比较器中的噪声输入晶体管的背栅以改善噪声性能。训练序列工具835可以被实现作为存储在存储器825中的程序控制830中的一个或多个程序代码以作为单独的或组合的模块。另外，训练序列工具835可以被实现为单独的专用处理器或者单个或多个处理器以提供该工具的功能。在执行计算机程序代码时，处理器815可以从存储器825、存储系统850和/或i/o接口840读取数据和/或向存储器825、存储系统850和/或i/o接口840写入数据。程序代码执行本发明的方法。总线820提供计算设备810的组件中的每一个之间的通信链路。
训练序列工具835被用来改善例如图像信号处理器的器件的噪声性能。在实施例中，训练序列工具835在启动(即，在没有像素激活的情况下)时实施。具体地，训练序列工具835执行训练序列，其中鉴于输入晶体管对的每个单独的输入晶体管中存在的rtn的量，该训练序列开始于确定比较器的输入晶体管对中的哪一个输入晶体管是有噪声的和/或噪声较大的以及哪个输入晶体管不是有噪声的和/或噪声较大。在实施例中，训练序列可以是在没有像素激活的情况下的多次读出。以此方式，训练序列工具835的训练序列开始于在没有像素激活的情况下读取每个输入晶体管的ids。如果存在稳定的输出，即，ids的稳定的输出，则该器件被认为是良好的，即，相对无噪声的。或者，如果输出变化，即，ids的变化的输出，则输入晶体管中的至少一个被认为是坏的，即，有噪声的。
在实施例中，为了可以发生初始ids读取，训练序列工具835通过不给图像传感器110的光电二极管102施加光来防止像素激活。以此方式，对传感器处理电路120中的比较器125进行读取可以在没有像素激活的情况下通过训练序列工具835的训练序列来执行。更具体地，训练序列读取比较器125的输入晶体管对220中的每个单独的输入晶体管220’、220”，以确定输入晶体管220’、220”中的至少一个是否是有噪声的和/或噪声较大。以此方式，训练序列工具835的训练序列确定输入晶体管220’、220”中的哪一个(如果有的话)需要通过训练序列工具835选择性地调谐背栅以改善噪声性能。
在确定输入晶体管220’、220”中的哪一个是有噪声的和/或噪声较大的以及确定输入晶体管220’、220”中的哪一个不是有噪声的和/或噪声较大的之后，输入晶体管220’、220”中的每个单独的输入晶体管通过训练序列工具835的训练序列被设置为或被维持在提供最佳噪声性能的vgs/vbg组合，即，减少输入晶体管220’、220”中的每个输入晶体管中的激活的陷阱的数量的vgs/vbg组合。在实施例中，训练序列工具835将输入晶体管220’、220”中的良好的(没有噪声的)输入晶体管的vbg维持在vss。可选地，对于输入晶体管220’、220”中的有噪声的输入晶体管，训练序列工具835将适当的vbg施加到输入晶体管220’、220”中的有噪声的输入晶体管的背栅，用于选择性调谐。以此方式，对于输入晶体管220’、220”中的每个有噪声的输入晶体管，训练序列工具835将vbg从vss切换到vdd。
vbg从vss到vdd的切换通过电压偏置选择性地调谐输入晶体管220’、220”中的有噪声的输入晶体管的背栅，从而减少rtn的量。具体地，电压偏置使位于输入晶体管220’、220”中有噪声的且对rtn负责的输入晶体管的栅极氧化物中的陷阱中的至少一个陷阱去激活。以此方式，通过减少所产生的rtn的量，至少一个陷阱的去激活改善了器件(即，输入晶体管对220)的噪声性能。具体地，陷阱的选择性去激活减少了存在的rtn的量，从而通过使激活的陷阱去激活来改善输入晶体管220’、220”的噪声性能。以此方式，通过训练序列工具835，输入晶体管对220的噪声性能可以提高高达约45％。此外，训练序列工具835提供使用关于vbg的两个电平的益处，两个电平例如为第一个电平电压vss和第二电平电压vdd。以此方式，不需要背偏置发生器，因为由于vss和vdd电压已经可用，则不需要产生新的电压来调谐输入晶体管220’、220”的背栅。在另外的实施例中，两个输入晶体管220’、220”的背栅可以被选择性地调谐。
通过选择性地调谐输入晶体管对220的输入晶体管220’、220”中的有噪声的输入晶体管的背栅，例如图像信号处理器的器件应当具有改善的噪声性能。在实施例中，在选择性调谐有噪声的输入晶体管对220之后，训练序列工具835的训练序列可以实施读取以验证器件的噪声性能已经改善，即，验证器件的ids输出是稳定的。以此方式，在像素激活之前，即，在将光施加到光电二极管102之前，验证该器件的噪声性能。
虽然下文描述的系统和方法是关于示例性方法和/或计算机程序产品的，但应该理解，本文所述的本公开也可以考虑其他实施方式。例如，根据本公开的实施例的其他设备、系统、装置和/或计算机程序产品将在阅读附图和详细描述后对于本领域普通技术人员而言变得显而易见。旨在将所有这些附加的其他设备、系统、装置、方法和/或计算机程序产品包括在本公开的范围内。
本公开的电路可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(ic)技术中采用了用于制造本公开的结构的方法，即，技术。例如，该结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，结构的制造使用三个基本构建块：(i)将薄膜材料沉积在衬底上，(ii)通过光刻成像在膜的顶部施加图案化的掩模，以及(iii)选择性地将膜蚀刻到掩模。
如上所述的方法用在集成电路芯片的制造中。所得到的集成电路芯片可以由制造商以作为裸芯片的原始晶片形式(即，作为具有多个未封装芯片的单个晶片)或者以封装形式分发。在后一种情况下，芯片被安装在单芯片封装(诸如塑料载体中，其引线固定到母板或其他更高级别的载体)或多芯片封装(诸如陶瓷载体中，其具有表面互连和/或掩埋互连中的一者或两者)中。在任何情况下，芯片然后与其他芯片、分立电路元件和/或其他信号处理设备集成，作为(a)中间产品(诸如母板)或者(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其他低端应用，到具有显示器、键盘或其他输入设备以及中央处理器的高级计算机产品。
本公开的各种实施例的描述已为了示例的目的而给出，但并非旨在是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。本文中所用术语的被选择以旨在最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本技术领域的其他普通技术人员能理解本文公开的实施例。
- 还没有人留言评论。精彩留言会获得点赞！