专利名称：在显示装置中校正数据显示控制误差的装置和方法
技术领域：
本发明涉及一种显示装置，具体地说，涉及在其信息向/自一计算机发送/接收时提供DDC1和DDC2B模式的显示装置中校正DDC误差的电路和方法，该电路和方法根据一微计算机的初始状态防止不良的DDC操作。
一般地讲，显示装置是一个典型的计算机的输出装置，显示自一计算机发送的作为图象的信号以使得一个用户可以对其识别。下面参考
图1对一普通显示器的一个内部电路的基本结构进行描述。参考图1，该普通显示器的内部电路包括一个视频卡10，其装在计算机(未示出)中，用于提供彩色格式所需的彩色信号(R，G，B)和水平/垂直同步信号(H_Sync/V_Sync)；一个微计算机20，用于从视频卡10接收所述水平/垂直同步信号和产生一个对一监视器画面进行控制的画面控制信号；垂直偏转电路30和水平偏转电路40，用于接收所述水平同步信号(H_Sync)和垂直同步信号(V_Sync)，和通过一个偏转线圈执行水平偏转和垂直偏转以使由CRT80的电子枪产生的电子束能够连续偏转自CRT80的左侧部分的顶部开始到其右侧部分的底部，由此形成一个象一幅画面的图象；一个高电压电路50，利用一个从水平偏转电路40产生的消隐脉冲根据开关电路的原理和高电压技术把一个高电压施加到CRT80的阳极；一个视频前置放大器60，用于对从视频卡10由一个低电压放大器发送的一个低电平图象信号(R，G，B)进行放大，以使该信号维持在一个特定电压电平；和一个视频主放大器70，用于将由视频前置放大器60放大到40Vpp的信号放大至60Vpp，以将能量施加到显示器的每个象素。
具有两种方式将来自计算机或其他数据处理装置的水平/垂直同步信号和视频信号发送到所述显示器。如图2A中所示，方法之一是，一图象信号(R，G，B)的视频信号线和同步信号线通过一个电缆传送。在这种情况下，传送到一连接器各引线的信号可能与显示器制造商的稍有不同。如图2B中所示，另一种方法是，所述图象信号(R，G，B)的视频信号线和同步信号线通过各自的电缆传送。这里，如果执行使一计算机工作的操作系统程序，则使用D-Sub方法，因其具有微弱的高频特性。BNC是用于改进在高频频带中的分辨率，当执行一个类似于CAD的程序时经常使用BNC。利用所述D-Sub方法在显示器和计算机之间互换信息的功能被称作显示数据通道(DDC)。这意味着由用户使用的各种有关监视器的信息被传送到计算机，以使该计算机能够显示最适于该监视器的图象，即使该用户在该监视器上没有信息要显示。
大多数计算机用户对其监视器的分辨率的程度以及适于他们所使用软件的分辨率等级并不十分了解。因此，即使用户拥有高性能的监视器，需要高分辨率画面的软件(诸如CAD或游戏)也不能被充分利用。因为用户不具有分辨率的知识和不具有将分辨率转换以显示所述画面的能力。然而，如果所述DDC对监视器支持，则监视器向计算机发送有关其自身的信息(EDID)，计算机接收该信息并在一个该监视器支持的范围内自动地显示最佳的画面，而与用户目前所使用的软件无关。这使得监视器处在最适于用户的状态。
从监视器发送到计算机的信息(EDID)包括表示制造商的制造商的ID，表示产品型号名的产品ID，通知显示器功率设置信令(DPMS)功能是否支持的数据，CRT性能，和支持定时。向计算机发送有关监视器的信息的模式被分为DDC1和DDC 2B。参考图3A，DDC1模式通过D-Sub信号电缆的第12条引线逐比特地从监视器向计算机发送数据，使该数据与通过D-Sub信号电缆的第14条引线从计算机发送的垂直同步信号(V_Sync)同步。EDID信息的128比特被连续地发送，直到该垂直同步信号被输入为止。
参考图3B，DDC 2B模式要求计算机通过信号电缆的第12条引线(数据)和第15条引线(时钟)向监视器发送数据。之后，监视器通过信号电缆的第12条引线向计算机发送EDID数据。当计算机向监视器传送一个发送停止信号时，一旦判断数据已被充分地向其发送，监视器将停止数据发送。多数DDC监视器支持这两种模式。为了对DDC1和DDC 2B都支持，可以使用一个微计算机内部块。然而，在多数情况下，是使用DDC1/2B的专用IC，如图4中所示。数据信号(SDA)和时钟信号(SCL)分别通过D-Sub电缆的第12条引线和第15条引线进行发送。当SCL线(第15条引线)变为低电平状态时，执行从DDC1模式到DDC 2B模式的转换。当模式一旦被转换到DDC 2B时，其并不返回到DDC1，除非监视器功率被重新启动。
同时，当画面数据(由制造商自身控制)被存储在一个外部设置的EEPROM(电子可擦除可编程ROM)中时，通过所述信号电缆的第12条引线和第15条引线利用微计算机的时钟信号线(SCL)和数据信号线(SDA)存储该数据。因此，如图5所示，DDC1/2B的数据线和时钟线由微计算机的数据线和时钟线共享。在这种情况下，如果当微计算机被重新接通电源时该微计算机的所有端口都处在一低电平状态，则与该微计算机的时钟信号(SCL)叠加的EEPROM的时钟信号(SCL)也被维持在低电平状态。这样，由于EEPROM的时钟信号变为低电平状态，其模式转换到DDC 2B。因此，当监视器被接通时，微计算机的电源重新启动状态被确定为地电平状态，这使得DDC1的操作变得不可能。
下面参考图6A和6B对上述操作程序进行更详细地描述。图6A表示EEPROM的工作电压被固定在电源接通状态，图6B表示微计算机没有结束电源接通复位过程直到EEPROM固定了工作电压。当微计算机在大约8至10ms的时间内完成了电源接通复位时，该微计算机的所有端口被维持在低电平状态约12μs。然后，当各端口的初始化结束时，微计算机开始正常操作。这种情况中的问题是，准备操作的EEPROM按照维持12μs的低状态执行模式转换。这就是说，12μs的高至低模式转换导致了时钟信号线(SCL)的高至低模式转换，从而产生DDC1误差。换句话说，处于DDC1状态的EEPROM把在微计算机初始操作的复位期间的12μs模式转换判断为转换到DDC2B，从而产生DDC1误差。这是当处于微计算机电源接通状态的所有端口为低电平状态且该微计算机的数据信号(SDA)和时钟信号(SCL)被彼此连接时所产生的一种不可避免的现象。
因此，本发明是针对一种在显示装置中校正DDC误差的电路和方法，这种电路和方法大大地消除了由于相关技术的局限和缺陷造成的各种问题。
本发明的一个目的是提供一种在显示装置中校正DDC误差的电路和方法，该电路和方法在微计算机的电源接通复位之后使一EEPROM强迫复位，从而校正DDC1误差。
为了实现本发明的上述目的，以这样一种方式构造一个DDC1误差校正电路，即，将一个开关部件(Tr)连接到一EEPROM的电源端，和把一微计算机特定端口的输出信号传送到该开关部件，以便在该微计算机开始正常操作之后通过所述特定端口开关该开关部件一次。
可以理解，上述的一般描述和下面的详细讨论是举例性和说明性的，是为根据权利要求所述的发明提供进一步的说明。
包括并构成本说明书一部分以提供对本发明进一步理解的附图连同用于对本发明原理进行解释的描述一起对本发明的实施例进行说明。在所述附图中图1是表示普通显示装置的结构的方框图；图2是表示连接一计算机系统与一显示装置的信号线的示意图；图3A和3B是表示计算机系统和显示装置之间DDC传送模式的示意图；图4是根据DDC传送模式的一个专用IC的连接方法的示意图；图5是表示一个EEPROM和微计算机的数据线和时钟线的结构的示意图；图6A和6B是表示所述EEPROM和微计算机的工作电压的波形的示意图；图7是表示根据本发明的一个DDC误差校正电路的示意图；图8是根据本发明的一个DDC误差校正操作的流程图。
下面将对本发明的优选实施例进行详细介绍，其中的例子在附图中加以说明。
图7示出了根据本发明的一个实施例的DDC误差校正电路的结构。参考图7，该DDC误差校正电路包括一个D-Sub信号电缆1，用于从一计算机接收彩色信号(R，G，B)和同步信号(H/V Sync)以及利用一特定引线执行信息发送/接收；一个EEPROM 2，用于通过信号电缆1的第12条引线和第15条引线分别接收一数据信号(SDA)和一时钟信号(SCL)；一个微计算机3，其与信号电缆1的第12条引线和第15条引线连接以发送/接收所述时钟信号和数据信号，和向一特定端口发送一使EEPROM2复位的控制信号；和一个开关部件(Tr)，用于接收通过微计算机3的所述特定端口发送到其基极端的控制信号，和通过其集电极端输出EEPROM控制信号。
下面将对本发明的DDC误差校正电路的工作进行描述。随着电源的施加，EEPROM2保持一正常工作电压8至10ms。当电源接通复位完成时，微计算机3使其所有端口保持在低电平状态12μs。随后，EEPROM2被转换到DDC2B模式。在复位完成之后，微计算机3向一特定端口瞬时输出一个用于驱动所述开关部件的控制信号。该控制信号被送到开关部件(Tr)的基极，瞬时接通该开关。因此，施加到EEPROM2的电源端的功率被瞬时切断，EEPROM2于是被复位返回到作为初始状态的DDC1状态。
图8是根据本发明的一个DDC误差校正操作的流程图。首先，在步骤S1，EEPROM保持由电源提供的正常工作电压。此时，微计算机3还没有结束正常工作的初始过程。在步骤S2，微计算机3在8至10ms内结束电源接通复位，然后使其所有端口处在低电平状态大约12μs，使它们初始化。据此，在步骤3，EEPRM2从初始DDC1被转换到DDC2B。在步骤S4，完成了端口初始化的微计算机3开始正常工作，通过一特定端口输出一个用于驱动所述开关的信号。在步骤S5，当根据来自微计算机的驱动信号使该开关部件瞬间导通时，施加到EEPROM2的功率也被暂时切断。随后，施加到该开关部件基极的功率被切断。在步骤S6，当所述开关部件被切断时，功率被再次施加到EEPROM2，从而，在步骤S7，EEPROM2被转换到初始状态的DDC1模式。
将开关部件加到EEPROM2的电源端，在微计算机3的控制下使其导通/切断。就是说，在微计算机3开始正常公共工作之后，其把提供给EEPROM2的电源开关一次，以使该EEPROM复位，维持正常的DDC1操作。当根据画面的自动控制数据线(SDA)和时钟线(SCL)与EEPROM的DDC1/2B的数据线(SDA)和时钟线(SCL)叠加时，EEPROM在微计算机开始正常工作之后被复位，使EEPROM模式(其已被转换成DDC 2B)返回到DDC1状态。这时保持正常工作。
本领域的技术人员将会明白，可以对本发明的在显示装置中校正DDC误差的电路和方法做出各种改进和变化，而不脱离本发明的精神或范围。因此，本发明是要覆盖假设落入待审查权利要求范围内的该发明的各种改进和变异以及它们的等同物。
权利要求
1.一种在计算机系统中校正DDC误差的方法，包括下列步骤根据电源的提供使一微计算机复位；对该微计算机的所有端口初始化；和开关提供到一存储器件的电源以转换其DDC状态。
2.一种DDC误差校正电路，包括一个存储器件，用于存储显示装置的信息；一个开关部件，连接到所述存储器件的电源端；和一个微计算机，用于在正常工作开始之后从一计算机接收一个控制信号，和开关施加到所述存储器件的电源，以利用一个特定端口控制所述开关部件的开关操作，由此使所述存储器件复位。
全文摘要
本发明提供一种DDC误差校正电路和方法,如果根据画面的自动控制数据线和时钟线与EEPROM的DDC1/2B的数据线和时钟线叠加,所述电路和方法能够防止当微计算机的初始状态为低电平状态时所产生的DDC1误差。计算机完成其端口的初始化以开始正常工作,然后使EEPROM复位。所述校正电路以这样的方式构成,即把一个开关部件加到EEPROM的电源上,和从所述微计算机的一个特定端口输出一个用于驱动该开关部件的控制信号。
文档编号G06F1/24GK1197953SQ98100999
公开日1998年11月4日 申请日期1998年3月31日 优先权日1997年3月31日
发明者林俊佑 申请人:三星电子株式会社