06由大于GO-间距的第一间距SI间隔开，所以设计模型404和406不违背第一设计约束。然而，由于设计模型406和408由小于GO-间距的第二间距S2间隔开且接触第一单元边界402a，所以设计模型406和408违背第一设计约束。
[0058]这是因为不知道邻接的单元410中的内容，当IC单元400与包括设计模型412和414的邻近的IC单元组装时，设计模型406和408会出现将来的颜色冲突。例如，由于设计模型406和408由小于GO-间距的间距隔开，所以在分解期间，对设计模型406和408分配不同的颜色以将模型放置在分离的掩模上。如果设计模型412和414与设计模型406和408的间距小于GO-间距，则没有有效的分解方案且出现TPL冲突。为避免这种可能的TPL冲突，第一设计约束禁止设计模型406和408的所示设置。
[0059]图5示出了具有违背与行为308相对应的第二设计约束的设计模型的示例性IC单元500的一些实施例。IC单元500具有在第一单元边界502a和位于IC单元500的与第一单元边界502a的相反侧的第二单元边界502b之间延伸的单元高度502。IC单元500具有多个设计模型504至516。
[0060]第二设计约束禁止垂直投影大于O的设计模型沿着单元高度方向由GO-间距间隔开。由于设计模型504和506由大于GO-间距的间距SI间隔开，所以设计模型504和506不违背第二设计约束。由于设计模型510和512由小于GO-间距的间距S2间隔开，且由于设计模型510和512在垂直方向上投影到彼此上，设计模型510和512违背第二设计约束。为避免可能的TPL冲突，与行为308相对应的设计约束不接受设计模型510和512。设计模型514和516由也小于GO-间距的间距S3间隔开。然而，由于设计模型514和516在垂直方向上没有投影到彼此上，所以设计模型514和516不违背第二设计约束。
[0061]图6示出了具有违背与行为310相对应的设计约束的设计模型的示例性IC单元600的一些实施例。IC单元600具有在第一单元边界602a和位于IC单元600与第一单元边界602a的相反侧的第二单元边界602b之间延伸的单元高度602。IC单元600具有多个设计模型604-610。
[0062]第三设计约束禁止设计模型由大于O且小于或等于？G0_间距(B卩，0〈S ( ?G0-间距)的间距与单元边界间隔开。由于设计模型604由大于？G0-间距的间距SI与第一单元边界602a间隔开，所以设计模型604不违背第三设计约束。由于设计模型606邻接第一单元边界602a，所以设计模型606不违背第三设计约束。由于设计模型608由等于？GO-间距的设计间距与第一单元边界602a间隔开，所以设计模型608违背第三设计约束。由于设计模型610由小于？G0-间距的间距与第一单元边界602a间隔开，所以设计模型610也违背第三设计约束。
[0063]图7示出了具有违背与行为312相对应的第四设计约束的设计模型的示例性IC单元700的一些实施例。IC单元700具有在第一单元边界702a和位于IC单元700的与第一单元边界702a的相反侧的第二单元边界702b之间延伸的单元高度702。IC单元700还包括沿IC单元700的中心向下延伸的单元中心线704。IC单元700具有多个设计模型706 至 710。
[0064]第四设计约束禁止沿单元高度702方向(即，单元高度方向)穿过单元中心的设计模型之间的GO-间距。由于设计模型706和708由大于GO-间距的第一间距SI间隔开，所以设计模型706和708不违背第四设计约束。由于设计模型708和710由小于GO-间距的第二间距S2间隔开且接触第一单元边界702a，所以设计模型708和710违背第四设计约束。
[0065]图8示出了具有违背与行为314相对应的第五设计约束的设计模型的示例性IC单元800的一些实施例。IC单元800具有在第一单元边界802a和位于IC单元800的与第一单元边界802a的相反侧的第二单元边界802b之间延伸的单元高度802。IC单元800还包括沿IC单元800的中心向下延伸的单元中心线804。IC单元800具有多个设计模型806 和 808。
[0066]第五设计约束禁止沿单元高度方向穿过单元中心的设计模型接触单元边界。由于设计模型806不接触单元边界，所以设计模型806不违背第五设计约束。由于设计模型808接触第一单元边界802a且沿着单元高度方向穿过单元中心线804，所以设计模型808违背第五设计约束。
[0067]图9和图10示出了 IC布局的一些实施例，该IC布局示出了响应于违背结构有效性检查而如何改变IC单元以形成三图案化光刻(TPL)兼容的IC布局。
[0068]图9示出了示例性IC布局的一些实施例，该IC布局示出了响应于违背与行为306相对应的第一设计约束(即，禁止IC单元中的设计模型由GO-间距间隔开且接触单元边界)而做出的改变。
[0069]IC布局900包括未组装的第一 IC单元901和未组装的第二 IC单元902。第一 IC单元901包括邻接单元边界906a并且由小于GO-间距的间距SI间隔开的设计模型904a和904b。由于设计模型904a和904b由小于GO-间距的间距SI间隔开且邻接单元边界906a，设计模型904a和904b违背第一设计约束。这是因为，如IC布局900c所示，当第一 IC单元901邻接第二 IC单元902时，设计模型904a和904b会导致着色冲突(例如，由于设计模型904a至904d不可能分配不同的颜色，所以由小于GO-间距的间距间隔开的至少两个设计模型将分配相同的颜色)。
[0070]通过对IC布局900做设计调整，能够消除第一设计约束的违规。例如，IC布局900 ^示出了对IC布局900的潜在调整。如IC布局90(Τ所示，第一 IC单元90厂中的设计模型904b '的位置已经改变，这样设计模型904b '由等于GO-间距的距离与单元边界906间隔开。通过远离单元边界906移动设计模型904b '的位置，在组装和着色时，将生成TPL兼容的IC布局。例如，如IC布局900c z所示，当调整过的第一 IC单元90厂与第二 IC单元902邻接时，设计模型904a和904b '在不引起三图案化着色冲突的情况下可以分配不同的颜色(即，这样没有由小于GO-间距的间距间隔开的两个设计模型分配相同的颜色)。
[0071]图10示出了示例性IC布局的一些实施例,该示例性IC布局示出了响应于与行为310相对应的第三设计约束的违规所做的改变(B卩，禁止IC单元中的设计模型由间距S与单元边界间隔开，其中，0〈S ( ?G0-间距)。
[0072]IC布局1000包括未组装的第一 IC单元1001和未组装的第二 IC单元1002。第一 IC单元1001包括邻接单元边界1006a并且由小于GO-间距的间距SI间隔开的设计模型1004a和1004b。由于设计模型1004a和1004b由小于GO-间距的间距SI间隔开且邻接单元边界1006a，所以设计模型1004a和1004b违背第三设计约束。这是因为，如IC布局100c所示，当第一 IC单元1001与第二 IC单元1002邻接时，设计模型1004a和1004b将导致着色冲突(例如，由于设计模型1004a至1004d不可能分配不同的颜色，由小于GO-间距的间距间隔开的至少两个设计模型将分配相同的颜色)。
[0073]通过对IC布局1000做一些设计调整，可以消除第三设计约束的违规。例如，IC布局100(Τ示出了对IC布局1000的潜在调整。如IC布局100(Τ所示，第一 IC单元1001 Z中的设计模型1004b ^的位置已经改变，这样设计模型1004b ^由等于GO-间距的距离与单元边界1006间隔开。第二 IC单元1002 '中的设计模型1004c '和1004d '的位置已经改变，这样设计模型1004c '和1004d '由等于GO-间距的距离与单元边界1006间隔开。通过远离单元边界1006移动设计模型1004b '、1004c '和1004d '的位置，在组装和着色时，将生成MPL兼容的IC布局。例如，如IC布局所示，没有引起三图案化着色冲突的不同颜色(即，这样没有由小于GO-间距的间距隔开的两个设计模型分配相同的颜色)。
[0074]图11示出了配置为在未组装的IC单元上实施结构有效性检查以生成MPL兼容的IC布局的计算机系统1100 (例如，电子设计自动化(EDA)工具)的一些实施例。
[0075]计算机系统1100包括存储元件1102和处理单元1114。存储元件1102配置为存储多个未组装的IC单元1104、MPL兼容的IC布局1106、包括为制造MPL兼容的IC布局1106所选的半导体工艺的具体设计规则的DRC平台1108、结构有效性检查(CVC) 1110和根据所公开的方法(例如，方法300)提供操作计算机系统1100的一个或多个组件的方法的计算机可读指令(CRI) 1112。在一些实施例中，存储元件1102包括机器可读存储介质。
[0076]多个未组装的IC单元1104包括提供，例如，逻辑功能(例如，与、或、非等)或存储功能(例如，触发器或锁存器)的一组半导体器件的诸如GDSII文件的图形表示。
[0077]处理单元1114配置为接收未组装的IC单元1104a至1104c和CVCl 110作为输入。通过未组装IC单元11