延迟。时序分析通常计算超弧的延迟，例如从时序电 路元件的输出到下一时序电路元件的输入的延迟，W确保该延迟小于时钟周期。例如，时序 分析系统可W通过将超弧120中的每个口和网的延迟相加来确定超弧120的延迟（即，从 时序电路元件108的输出到时序电路元件112的输入的延迟）。超弧延迟还可W包括时序 电路元件112的建立时间。
[002引如果假设所有时序电路元件都接收到完美同步的时钟信号（即，时钟边缘在所有 时序电路元件处正好同时出现）并且假设建立约束为0,则能够从时钟周期减去超弧延迟 W确定时序松弛。然而，如果时钟并不同步，则需要考虑时钟偏差W便计算时序松弛。具体 地，一个时序电路元件（例如，时序电路元件108)和下一时序电路元件（例如，时序电路元 件112)之间的路径松弛Sp可W如下来计算：
[0029]Sp=T+Ll-D-Lc, (1)
[0030] 其中T是时钟周期，U是发射时钟延时（即，在发射时序电路元件处的"理想"时 钟边缘和实际时钟边缘之间的时间差），D是超弧延迟，并且L。是捕捉时钟延时（即，在捕 捉时序电路元件处的"理想"时钟边缘和实际时钟边缘之间的时间差）。
[003U 如果路径松弛Sp为正，则意味着在发射时序电路元件处（例如，上述示例中的时 序电路元件108)被发射的信号将在所要求的时间之前到达捕捉时序电路元件（例如，上述 示例中的时序电路元件112)。然而，如果路径松弛Sp为负（即，存在着时序违规），则意味 着在发射时序电路元件处被发射的信号将晚于所要求的时间到达捕捉时序电路元件，该可 能导致电路设计100发生故障。（一些实施例可W将小的正路径松弛也认为是违规。在该 些实施例中，可W向等式（1)添加阔值项来表示违规时序松弛值和非违规时序松弛值之间 的界限。）
[0032] 当路径松弛为负时，电路设计需要被修改W使得路径松弛大于或等于零。例如，常 规的电路优化系统通过执行各种电路变换（例如，增加/去除缓冲器、增加/减少口的大 小、将电路的一部分替换为具有较低延迟的等效电路等）从而减小等式（1)中D的值来尝 试改善路径松弛，上述电路变换等。然而，注意，用于改善时序松弛值的另一种方式是修改 L郝/或Le的值，即修改发射时序电路元件和捕捉时序电路元件之间的相对时钟偏差。在 本公开中，当时钟偏差被引入到电路设计之中W改善一条或多条时序路径的时序时，该时 钟偏差被称作"有用时钟偏差"。
[0033] 术语"逻辑路径"指代在主输入或时序电路元件的输出处开始并且在主输出或另 一时序电路元件的输入处结束的路径。例如，在时序电路元件104的输出"Q"处开始并且 在时序电路元件108的输入"D"处结束的路径是逻辑路径。术语"超级路径"指代从仅发 射信号但不捕获信号的主输入或时序电路元件（该样的时序电路元件很罕见）开始并且在 仅捕获信号但不发射信号的主输出或时序电路元件处（该样的时序电路元件也很罕见）结 束的逻辑路径链。换句话说，超级路径是在仅发射信号但不捕获信号的主输入或时序电路 元件处（该样的时序电路元件很罕见）开始并且在主输出或仅捕捉信号但不发射信号的时 序电路元件处（该样的时序电路元件也很罕见）结束的超弧的链。例如，超级路径124在 主输入"In"处开始并且在主输出"Out"处结束并且包括超弧116、118、120和122的链。
[0034] 术语"超级路径松弛"指代沿超级路径的单个路径松弛（例如，使用等式（1)所计 算的）的和。注意，发射时钟延时和捕获时钟延时针对超级路径上的所有时序电路元件彼 此抵消。
[003引因此，作为n条超弧的链的超级路径的超级路径松弛Ssp能够被表达如下：
[0036]
( 2 )
[0037] 其中巧是该超级路径中的第i条路径的路径松弛，T是时钟周期，并且是第i条超弧的延迟。
[0038] 如果超级路径松弛是非负的（即，其大于或等于零），则该超级路径中的路径的时 序违规可W通过在违规路径中引入有用时钟偏差而被解决，即通过修改违规路径中的发射 时序电路元件和捕获时序电路元件之间的相对时钟偏差。
[0039] 例如，假设图1中的所有时序电路元件都接收理想时钟信号并且路径松弛如下： 从输入管脚"In"到时序电路元件104的"D"管脚的路径松弛巧等于0个时间单位，从时序 电路元件104的"Q"管脚到时序电路元件108的"D"管脚的路径松弛巧等于-2个时间单 位，从时序电路元件108的"Q"管脚到时序电路元件112的"D"管脚的路径松弛巧等于+2 个时间单位，并且从时序电路元件112的"Q"管脚到输出管脚"Out"的路径松弛巧等于0 个时间单位。注意，超级路径松弛等于〇(即，义+《+每+ 5/ = 0 )。第二路径中的时序违 规可W通过将到时序电路元件108的时钟信号延迟2个时间单位（即，关于理想时钟信号 进行延迟）而被解决。在该时钟信号已经W该种方式被延迟之后，所有的路径松弛将等于 0。
[0040] 如果超级路径松弛为负（例如，如果在上述示例中近+巧+巧+巧<0 )，则该超 级路径中的路径的时序违规无法通过仅引入有用时钟偏差而被解决。在此描述的一些实施 例使用超级路径松弛来引导电路设计的时序优化。具体地，在CTS之前执行的电路优化可 WW具有负松弛的超级路径上的时序违规作为目标，而不是基于理想时钟时序来修复具有 负松弛的所有路径。一旦CTS前的电路优化完成，则所有超级路径松弛将有希望大于或等 于零。然后，CTS能够通过引入有用时钟偏差，例如，通过在时钟树中的适当位置处引入延 迟，来解决具有零或正松弛的超级路径上的任何剩余时序违规。
[0041] 对于具有负松弛的超级路径而言，CTS前的优化一般具有决定对哪条组成路径进 行优化w减小超弧延迟的自由。然而，在一些实施例中，时序路径（无论其松弛如何）可w基于有多少负松弛的超级路径共享给定时序路径来被优先考虑。具体地，由更多具有负松 弛的超级路径共享的时序路径应当被首先优化。如果高优先级的时序路径的松弛已经为 正，则一些实施例指示CTS前的电路优化进一步增大该时序路径的正松弛。注意，该是不是 明显的，因为CTS前的电路优化通常将不会尝试增大时序路径的正松弛。
[0042] 图2图示了根据在此描述的一些实施例如何能够基于超级路径分析来提供引导。 电路设计200包括时序电路元件202和时序电路元件204。超弧208在时序电路元件202的 输出"Q"处开始并且在时序电路元件204的输入"D"处结束。电路路径210在主输入"Ini" 处开始并且在时序电路元件202的输入"D"处结束，并且电路路径212在主输入"In2"处 开始并且也在时序电路元件202的输入"D"处结束。电路路径210和电路路径212可W包 括组合电路元件和/或时序电路元件，并且可W共享一个或多个电路元件。同样，电路路径 214在时序电路元件204的输出"Q"处开始并且在主输出"Outl"处结束，并且电路路径216 在时序电路元件204的输出"Q"处开始并且在主输出"0ut2"处结束。电路路径214和216 可W包括组合电路元件和/或时序电路元件，并且可W共享一个或多个电路元件。
[0043] 假设在主输入"Ini