ROM)上的机器代码。例如，软件可以包括源代码或目标代码。另外，软件包括可以在客户机或服务器中执行的任何指令集。
[0060]对于本发明的某些实施例，软件和硬件的结合还可以用于提供增强的功能和性能。一个实例是直接将软件功能制造在硅芯片中。因此，硬件和软件的结合也包括在计算机系统的定义的范围内，并且是本发明所展望的可能等效的结构和等效的方法。
[0061]计算机可读介质包括:无源数据储存器，诸如随机存取存储器(RAM);以及半永久性数据储存器，诸如紧凑型硬盘只读存储器(CD-RAM)。另外，本发明的实施例可以包含在计算机的RAM中，以将标准的计算机转变为新型计算机器。
[0062]该系统可以设计为在任何特定的结构上运行。例如，在单个计算机、局域网、客户-服务器网络、广域网、互联网、手持式和其他的便携式及无线设备和网络上执行该系统。
[0063]尽管不意欲限制，但是本发明的一个或多个实施例提供了用于IC设计和制造的许多益处。例如，通过对设计布局进行位置效应分析和由此对设计布局中IC区进行分组，本发明的一些实施例大幅度降低了经受0PC/LEC工艺的IC区的数量，这些IC区通常会占用大量的计算机资源。因为图案校正工艺加快，所以本发明的一些实施例降低了设计周期时间。本发明的另一个益处在于:由于储存和转移更少的设计布局数据，所以降低了设计公司(以及掩模公司和IC制造商)的数据管理开销。而且，本发明的一些实施例共同地考虑邻近效应和位置效应，以及高效地调整/修改IC设计布局以在光刻工艺期间改善成像。
[0064]在一个示例性方面中，本发明涉及一种集成电路(IC)制造方法。该方法包括接收IC的设计布局，其中设计布局包括多个非重叠的IC区，并且每一个IC区均包括相同的最初IC图案。该方法还包括基于对IC设计布局的位置效应分析将IC区划分为多组，使得相应的一组中的所有IC区都具有基本相同的位置效应。该方法还包括使用包括位置效应的校正模型来对IC设计布局执行校正工艺，从而生成校正的IC设计布局。校正工艺包括:对一组中的第一 IC区执行第一校正，从而修改第一 IC区中的最初IC图案以生成第一 IC区中的第一校正的IC图案；将第一校正的IC图案复制到相应的一组中的其他IC区，从而用第一校正的IC图案代替其他IC区中的最初IC图案；以及对于每一组重复执行第一校正步骤和复制步骤。在校正工艺之后，该方法还包括将校正的IC设计布局储存在有形的计算机可读介质中，以用于进一步的IC工艺阶段。
[0065]在另一个示例性方面中，本发明涉及一种集成电路(IC)制造方法。该方法包括接收集成电路(IC)的设计布局，其中设计布局包括多个IC区，并且每一个IC区都包括相同的最初IC设计图案。该方法还包括对IC设计布局执行位置效应分析，从而将IC区划分为多组，其中每一组都包括至少一个IC区，并且每一组中的所有IC区都具有基本相同的位置效应。该方法还包括对于每一组执行校正工艺。校正工艺包括:使用包括位置效应的校正模型对相应组中的第一 IC区执行第一校正，从而修改最初IC设计图案以生成第一 IC区中的第一校正的IC设计图案；以及将第一校正的IC设计图案复制到相应组中的其他IC区，从而用第一校正的IC设计图案代替相应组中的其他IC区的最初IC设计图案。在所有组都经受校正工艺之后，该方法还包括完成IC设计布局，以可通过以下工具中的至少一种使用:掩模掩蔽工具和光刻工具。
[0066]在另一个示例性方面中，本发明涉及一种集成电路(IC)制造方法。该方法包括接收具有多个非重叠的IC区的IC设计布局，每一个IC区都包括相同的最初IC图案。该方法还包括基于对IC设计布局的位置效应分析来识别多个第一 IC区和多个第二 IC区，其中每一个第二 IC区都与一个第一 IC区相关联，以在两者之间具有基本相同的位置效应。该方法还包括使用包括邻近效应和位置效应的校正模型来对IC设计布局执行校正工艺，从而生成校正的IC设计布局。校正工艺包括:对每一个第一 IC区应用第一校正，从而生成每一个第一 IC区中的校正的IC图案；以及用与相应的一个第二 IC区相关联的一个第一 IC区中的校正的IC图案来代替每一个第二 IC区的最初IC图案。该方法还包括完成校正的IC设计布局，以可通过以下工具中的至少一种使用:掩模掩蔽工具和电子束光刻工具。
[0067]上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
【主权项】
1.一种方法，包括: 接收集成电路(IC)的设计布局，其中，所述设计布局包括多个非重叠的IC区，并且每一个IC区都包括相同的最初IC图案； 基于对所述IC设计布局的位置效应分析将所述IC区划分为多组，使得每一组中的所有IC区都具有基本相同的位置效应； 使用包括位置效应的校正模型对所述IC设计布局执行校正工艺，从而生成校正的IC设计布局，其中，所述校正工艺包括: 对一组中的第一 IC区执行第一校正，从而修改所述第一 IC区中的最初IC图案，以生成所述第一 IC区中的第一校正的IC图案； 将所述第一校正的IC图案复制到所述相应的一组中的其他IC区，从而用所述第一校正的IC图案来代替所述其他IC区中的最初IC图案；和 对于每一组重复执行所述第一校正步骤和所述复制步骤；以及将所述校正的IC设计布局储存在有形的计算机可读介质中以用于进一步的IC工艺阶段。2.根据权利要求1所述的方法，其中，所述校正模型包括邻近效应。3.根据权利要求1所述的方法，其中，对所述第一IC区执行所述第一校正包括对所述第一 IC区执行切割工艺。4.根据权利要求1所述的方法，其中，所述位置效应分析包括: 比较两个IC区的对应的感兴趣的点处的所述两个IC区的位置效应；以及如果每一个对应的感兴趣的点处的位置效应偏差在相应的阈值范围内，则将所述两个IC区处理为具有基本相同的位置效应。5.根据权利要求4所述的方法，其中，所述感兴趣的点是像素。6.根据权利要求4所述的方法，其中，所述感兴趣的点是目标点、片段、多边形、图案或区域。7.根据权利要求4所述的方法，其中，对所述感兴趣的点的第一部分分配与所述感兴趣的点的第二部分不同的阈值。8.根据权利要求4所述的方法，其中，对所有的所述感兴趣的点分配相同的阈值。9.一种方法，包括: 接收集成电路(IC)的设计布局，其中，所述设计布局包括多个IC区，并且每一个IC区都包括相同的最初IC设计图案； 对所述IC设计布局执行位置效应分析，从而将所述IC区划分为多组，其中，每一组都包括至少一个IC区，并且所述每一组中的所有IC区都具有基本相同的位置效应； 对于所述每一组，执行校正工艺，包括: 使用包括位置效应的校正模型对相应组中的第一 IC区执行第一校正，从而修改所述最初IC设计图案，以生成所述第一 IC区中的第一校正的IC设计图案；和 将所述第一校正的IC设计图案复制到所述相应组的其他IC区，从而用所述第一校正的IC设计图案来代替所述相应组的其他IC区中的最初IC设计图案；以及 完成校正的IC设计布局，该校正的IC设计布局可通过以下工具中的至少一种使用:掩模掩蔽工具和光刻工具。10.一种方法，包括: 接收集成电路(IC)设计布局，所述集成电路设计布局具有多个非重叠的IC区，每一个IC区都包括相同的最初IC图案； 基于对所述IC设计布局的位置效应分析来识别多个第一 IC区和多个第二 IC区，其中，所述每一个第二 IC区都与一个第一 IC区相关联，以在这两者之间具有基本相同的位置效应； 使用包括邻近效应和位置效应的校正模型对所述IC设计布局执行校正工艺，从而生成校正的IC设计布局，其中，所述校正工艺包括: 将第一校正应用于每一个第一 IC区，并且生成所述每一个第一 IC区中的校正的IC图案；和 对于所述每一个第二 IC区，用与所述相应的一个第二 IC区的相关联的一个第一 IC区中的校正的IC图案来代替所述相应的一个第二 IC区中的最初IC图案；以及 完成所述校正的IC设计布局，所述校正的IC设计布局可通过以下工具中的至少一种使用:掩模掩蔽工具和电子束光刻工具。
【专利摘要】本发明提供一种集成电路(IC)制造方法。方法包括接收IC的设计布局，其中设计布局包括多个非重叠的IC区，并且每一个IC区都包括相同的最初IC图案。方法还包括基于位置效应分析将IC区划分为多组，使得相应的一组中的所有IC区都具有基本相同的位置效应。方法还包括：使用包括位置效应的校正模型对每一组中的一个IC区执行校正；以及将校正的IC区复制到相应组中的其他IC区。方法还包括将校正的IC设计布局储存在有形的计算机可读介质中以用于进一步的IC工艺阶段。
【IPC分类】G06F17/50
【公开号】CN105045946
【申请号】CN201510201140
【发明人】王宏钧, 张景旭, 张凤如, 吴俊宏, 吴秉杰, 刘文豪, 吴明轩, 林丰隆, 蔡振坤, 黄文俊, 刘如淦
【申请人】台湾积体电路制造股份有限公司
【公开日】2015年11月11日
【申请日】2015年4月24日
【公告号】US20150310158