在测试期间启动存储器冗余的制作方法

专利名称：在测试期间启动存储器冗余的制作方法
技术领域：
本发明一般地涉及存储器冗余的启动(enablement)。
背景技术：
一般而言存储器阵列并且具体而言静态随机存取存储器(SRAM)占据了许多专用集成电路(ASIC)芯片上大部分的硅面积。这些存储器阵列往往对这些芯片的制造成品率造成不良影响，这是因为它们是芯片的如此大的一部分，并且它们往往会将技术的制造工艺推至极限。然而，它们的极其重复和可预知的设计使得它们适合于在芯片被制造好后修复存储器的方法。典型的存储器修复方法是包括额外的或“冗余的”行或列，它们将被与有缺陷的存储器元件进行“交换”。用于测试和修复包括行(即，字线)冗余的固定设计的SRAM存储器阵列的传统方法分为三个大类。
一种技术规定，在测试一般的存储器元件的同时(即，在熔丝烧断之前)测试所有冗余存储器元件，并且如果任何冗余存储器元件出现故障，则将芯片标记为是不可修复的。此技术是有利的，因为存在与修复芯片有关的巨大成本。因此，能够越快地将芯片识别为“不可修复的”，在测试过程中就可以节约越多的钱，因为在模块测试时将不会出现有故障的冗余元件。然而，这种解决方法效率低而且费用高，因为在不被需要用于修复芯片的冗余存储器元件中发现的缺陷将导致可修复的芯片被扔掉。
用于测试冗余存储器元件的第二种技术是等待直到有故障的一般存储器元件已经被以冗余存储器元件替换之后(即，在熔丝烧断之后)为止，并且测试所述冗余存储器元件，如同它们是它们所替换的一般存储器元件一样。此技术比第一种技术有利，因为当在未被使用的冗余存储器元件中发现缺陷时可修复的芯片不会被扔掉。然而，此技术直到在熔丝烧断之后才识别有故障的冗余存储器元件，因此带来了测试时间、熔丝烧断、以及可能封装到模块中(这常常包括芯片成本的一半或更多)的增加的成本。
最后，第三种技术规定，如在第一种技术中那样，在替换一般的存储器元件之前测试所有的冗余存储器元件，但是提供一种附加机制，通过这种机制，在替换一般的存储器元件时识别并且在匹配时避开有故障的冗余存储器元件。通过减少或消除熔丝烧断之后有故障的冗余存储器元件的数量，并且在测试过程中早期识别不可修复的芯片，这种技术节约了成本。然而，引入了硅芯片面积和测试复杂性的附加成本。在高密度存储器阵列例如动态RAM(DRAM)中，这种额外的成本是有理由的，但对于较高性能、较低密度的存储器例如SRAM和寄存器阵列(RA)来说是不可接受的。如同在第二种技术中，附加的成本是在已经替换了存储器元件之后，在相同条件下再次测试芯片所带来的额外的测试时间。
可编辑(或可定制)存储器表现出了实现和测试冗余存储器元件的其他障碍。例如，在可编辑存储器设计中，测试和在匹配时避开有故障的冗余存储器元件要麻烦得多。
鉴于以上所述，本领域需要有用于在测试期间测试并修复冗余存储器元件的更有效的方法和装置。

发明内容
本发明涉及用于在存储器阵列的测试期间，启动冗余存储器元件的方法和装置。本发明仅在冗余存储器元件已被启动以便替换有故障的存储器元件时提供该冗余存储器元件的测试。因此，避免了未被使用的冗余存储器元件的测试。本发明实现了内置的自测试(BIST)单元，该内置自测试单元当测试存储器时运行多种模式以便隔离并检测特定故障。本发明在测试期间的多个点上以冗余存储器元件修复任何新发现的故障，从而在不引起伪故障的情况下尽早地检测并修复故障。然后，在后续的模式测试过程中测试被激活的冗余存储器元件中的故障。结果，通过在冗余存储器元件被启动以便进行修复时测试并修复冗余存储器元件，一般存储器元件空间中的所有故障最终将被修复。因为修复发生在测试期间，用户可以在任何时间修复存储器，例如，在启动IC的过程中，而不仅仅是在制造过程中。这种功能允许修复在完成制造之后很久才出现的可靠性故障，因此，防止了IC被返回制造者。此外，本发明包括具有控制位的寄存器，所述控制位允许使用相同的锁存器收集有故障的地址以及实现冗余以便替换它们。
根据以下对本发明的实施例的更具体的说明，本发明的上述和其他特征将很明显。


参考以下附图，将详细地描述本发明的实施例，其中类似的标记指示类似的元件，并且其中图1示出了本发明的一个实施例的具有BIST的集成电路的方块图；图2示出了图1的故障地址修复寄存器(FARA)的方块图；图3示出了图2的故障地址寄存器(FAR)的方块图；图4示出了本发明的操作的流程图。
具体实施例方式
参见附图，现在将描述与SRAM应用有关的用于在存储器测试期间启动冗余的方法和装置。然而，应当认识到，本发明的技术可以应用于任何类型的存储器。如图1中所示，集成电路10(IC)包括，尤其是，存储器内置自测试(BIST)单元12，所述存储器内置自测试单元12与一个或多个存储器阵列14以及每个存储器的相应的故障地址寄存器阵列(FARA)16相匹配。每个存储器阵列14可以包括多个一般字线或存储器元件18(下文中称为“GWL”)，以及一组冗余字线或存储器元件20(下文中称为“RWL”)的一种特定设计。GWL是那些最初旨在用于操作的存储器元件，而RWL是被提供用于替换有故障的存储器元件(GWL或RWL)的存储器元件。“替换”的意思是，RWL被用于交换或互换所述有故障的存储器元件。或者，每个存储器阵列14可以采取可编辑的(或可定制的)存储器设计的形式，其中，所述多个GWL 18和一组RWL 20的数目可以由用户选择。
BIST单元12包括状态机22，所述状态机22包括，尤其是，用于实现存储器阵列14的自测试的测试单元21，在这种测试中值被写入被启动的存储器元件(即，GWL和被启动的RWL)中，并且然后被读回来。然后测试单元21通过将在读操作过程中存储器元件的输出与被写入其中的值进行比较确定是否存在故障。如果输出不匹配，则激活(生成)故障信号。BIST单元12可以包括普通的功能，例如写模式选择、数据生成器、地址计数器等，以便执行自测试。此外，BIST单元12包括载入启动信号(LE)激励器23，LE激励器23被配置为在测试期间确定这样的适当的(多个)时刻或(多个)点，在所述时刻或点改变冗余状态，即，可以激活启动/禁止RWL而不造成伪故障。将在下面描述LE激励器23的细节。BIST单元12和存储器阵列14中的每一个都可以包括适当的接口24。FARA 16包括一组故障地址寄存器(FAR)26和控制逻辑28(图2)。每个存储器阵列14可以包括一个相关联的FARA 16，或者一组存储器阵列14可以共享一个FARA 16。虽然作为一个单独的实体示出了FARA 16，但是应当认识到，FARA16可以作为存储器阵列14的一部分被提供。
在图2中更详细地示出了一个示例性FARA 16，它实现了4个RWL并且没有冗余位线(列)。FARA 16为每个RWL包括一个故障地址寄存器(FAR)26。被表示为FARO至FAR3的4个FAR中的每一个馈入被表示为RWLO至RWL3的相应的RWL。如将在下面描述的，控制逻辑28可以向每个FAR 26输出LOAD(载入)信号和DISABLE(禁止)信号。控制逻辑28还从存储器阵列14接收故障信号，并且如果存储器阵列14不能被修复，则输出不可修复信号。虽然示出了4个RWL/FAR，但是应当认识到，存储器阵列14可以实现所需的任何数目的RWL/FAR。
图3中示出了FAR 26的细节。每个FAR 26包括n个地址位A0-An(图3中，n＝8)以及下面的控制位或锁存器启动EN、暂时启动TE、坏冗余BR以及暂时坏冗余TB。地址位A0-An包含将由RWL替换的故障存储器元件的地址位置。启动位EN控制其地址位置被包含在地址位A0-An中的存储器元件是否将被相应的冗余存储器元件所替换，即，它激活FAR，并且启动相应的RWL。暂时启动TE用于保存响应载入启动信号将被载入到启动位EN中的值，即，暂时启动TE指出当LE激励器23通过激活载入启动信号确定适当时，FAR 26的相应的RWL将被激活。坏冗余位BR，当被设置时，通过与门32覆盖启动位EN，即，当被设置时，它禁止FAR 26以及相应的RWL。暂时坏冗余位TB用于保存响应载入启动信号将被载入到坏冗余位BR中的值，即，当被设置时，暂时坏冗余位TB指出当LE激励器23通过激活载入启动信号确定适合时，FAR以及相应的RWL将被禁止。
每个FAR 26包括相应的比较逻辑部分30，并且接收载入启动信号LE(当激活时)以及故障地址。此外，来自FARA控制逻辑28的LOAD信号馈入到暂时启动位TE和地址位A0-An，并且来自逻辑28的DISABLE信号馈入到暂时坏冗余位TB。载入启动信号LE馈入到启动位EN以及坏冗余位BR。暂时启动位TE馈入到启动位EN并且馈入到FAR比较逻辑30，并且暂时坏冗余位TB馈入到坏冗余位BR。当所述载入启动信号LE激活时，如果没有设置启动位EN，则暂时启动位TE的值被强加给启动位EN，并且如果没有设置坏冗余位，则暂时坏冗余位TB的值被强加给坏冗余位BR。如果相应的位(EN或BR)已经被设置，则忽略相应的暂时位(分别为TE或TB)。启动位EN馈入到与门32，并且坏冗余位BR在反转以后馈入到与门32。因此，所得到的存储器启动信号RE最终被坏冗余位BR控制，即，当BR位被设置时，它覆盖启动位EN的值。启动位EN和坏冗余位BR的每一个都馈入FAR比较逻辑部分30。地址位A0-An被连接到比较逻辑部分30并且被连接到存储器阵列14(通过RA信号)。存储器启动信号RE也通过与门32的操作数连接到存储器14。
出于说明的目的，“没有被设置”的意思是位具有“0”值，而“被设置”的意思是位具有“1”值。然而，应当认识到，逻辑可以被设计为位是低电平激活的，即“被设置”＝“0”，而“没有被设置”＝“1”，而不影响本发明的精神。此外，设置或状态“X”的意思是位或是没有值被写入其中或是该值不是即刻与本说明有关。
参见图4，现在将描述本发明的操作。应当认识到，虽然将提供一个步骤接一个步骤的说明，但是对于所述方法而言，也许并不是所有的步骤都是必须的。此外，可以与所述一组步骤不同的其他步骤来叙述本发明的操作。
在第一步骤S1中，FARA 16被初始化为两个状态中的一个。在第一初始化状态中对于所有的FAR 26，控制位TE、TB、EN以及BR没有被设置，即为0。地址位A0-An被认为处于“X”状态。然而，实际上，地址寄存器A0-An通常被设置为一个已知的值，例如，全部是“0”。另一方面，在第二初始化状态中将前面的冗余解决方案载入某些或所有的FAR26。例如，A0-An包含地址数据，启动位EN被设置，坏冗余位BR被设置(或没有被设置)，并且暂时启动和暂时坏冗余位TE和TB被设置为“X”。剩余的(即，未使用的)FAR 26按照以上所述第一状态被初始化为“没有被设置”。
在第二步骤S2中，由测试单元21执行一个操作。在此步骤中，如以上所述，测试单元21将值写入被启动的存储器元件(即，GWL和被启动的RWL)，并且然后将值读回来。然后通过将存储器元件在读操作期间的输出与被写入的值进行比较，测试单元21确定是否存在故障。如果输出不匹配，则激活(产生)故障信号。在一个实施例中，测试单元21被配置为通过顺序地将不同的(即，多个)模式写入各存储器元件并且然后将它们读回来测试每个激活的存储器元件，以便确定数据是否被正确地存储。示例性的模式可包括覆盖层(blanket)0、覆盖层1、方格盘(checkerboard)、反转方格盘(reverse checkerboard)、字线条带、位线条带等。如下面将变得很明显的，所述顺序测试允许修复有故障的存储器元件，并且然后测试被用于进行修复的RWL。
在步骤S3，确定被定时控制的载入启动(LE)信号是否已经被LE激励器23激活。当载入启动(LE)信号激活，即，被设置时，它指出存在改变FAR 26的冗余状态的适当的时刻/点。在测试期间，当检测到GWL中的故障时，测试单元21可以在若干机器周期中不识别该故障。如果在故障检测之后立即启动RWL，则随后的一机器周期可能在还没有向该RWL中写入任何东西时读该RWL。因此，测试单元21将会指出该RWL的故障，即使它没有任何问题。通过确定何时适合于改变RWL的状态，例如从被禁止改变为被启动或者从被启动改变为被禁止，载入启动(LE)信号防止了这种伪故障的发生。适当的时刻可以是，例如，恰好在测试单元21将要开始向所有地址写之前，以及在测试单元21已经评估了所有以前的读取操作的故障状态之后。
在步骤S4，如果载入启动信号已被激活，则所有被设置的暂时启动位TE都被载入到尚未被设置的相应的启动位EN中，并且所有被设置的暂时坏冗余位TB被载入到尚未被设置的相应的坏冗余位BR中。即，以信号通知FAR 26改变冗余状态。如以上所述，如果各个位(EN或BR)已经被设置，则忽略相应的暂时位(分别为TE或TB)。下面将更详细地描述这个步骤的含义。
在步骤S5，确定存储器阵列14是否正被访问(读)。如果没有，逻辑返回到步骤S2并且进行进一步测试。如果存储器是工作着的，则逻辑进入到步骤S6，在步骤S6，确定是否已经检测到存储器元件的故障。如以上就测试单元21所描述的，当一个地址没有读回被写入到该地址中的数据时，则检测到故障。如果没有检测到故障，操作继续步骤S2上的测试。
如果检测到故障，则操作进入步骤S7，在步骤S7中，将故障信号转发给FAR比较逻辑部分30，并且确定该故障存储器元件地址是否与任何以前被检测到的故障存储器元件地址相匹配。即，由每个FAR的比较逻辑部分30将该故障存储器元件地址与被存储在其中的相应地址位A0-An进行比较，以便确定所述故障是新检测到的故障还是以前已经被检测到的故障。如果该故障存储器元件地址与该多个FAR 26中的一个中所存储的地址相匹配，则将匹配信号转发给FARA控制逻辑28，指出该故障不是新检测到的故障，并且操作进入下面讨论的步骤S10。然而，如果该故障存储器元件地址与该多个FAR 26中的任何一个中所存储的任何地址都不匹配，则表示所述故障以前没有被检测到，即，它是新的故障。在这种情况下，在步骤S8用于下一个可用的FAR/RWL的暂时启动位TE被设置，并且在步骤S9故障存储器元件地址被载入到用于该RWL的相应的FAR中。通过来自FARA控制逻辑28的LOAD信号进行暂时启动位的设置和地址载入。通过为下一个RWL设置暂时启动位TE，下次当LE激励器23确定实现冗余状态改变的适当时间存在时，用于该RWL的暂时启动位TE被载入到启动位EN中，以便启动该RWL。因此，可以注意到需要替换故障存储器元件，并且所述启动被阻止直到一个适当的时刻为止，以便防止由在测试期间在还没有向被启动的RWL中写入任何东西时读该被启动的RWL而引起的伪故障。
转到步骤S10，确定是否设置了用于任何匹配的FAR 26的启动位EN。提供这个步骤以便处理由于FARA 16的初始化状态而出现的情况。特别地，4个控制位(EN、TE、BR、TB)中的每一个都被初始化为“没有被设置”，并且地址位A0-An被初始化为某个值。当测试在与一个或多个所述初始化地址相匹配的地址中检测到故障时，所述情况就会发生。例如，一个或多个初始化地址可以都是0，并且测试可能在地址为0000 0000的GWL中测试到故障，从而产生一个或多个匹配地址。在这种情况下，系统必须仍然能够将故障地址载入到FARA 16中。步骤S10的是否设置了用于任何匹配地址(可以是多于一个)的启动位EN的判定指出该故障是否实际上已经被载入了。如果没有设置用于任何匹配地址的启动位EN，则表示该故障还没有被持久地载入，并且操作进入步骤S11。
在步骤S11，确定是否设置了用于该单个匹配FAR的暂时启动位TE，即，匹配FAR的任何重复都被忽略。如果设置了暂时启动位TE，则表示此故障的修复正在进行，并且在等待通过载入启动信号LE启动，即，等待适当的时刻以便改变冗余状态。在这种情况下，操作通过继续步骤S2上的检测进入下一个机器周期。然而，如果没有设置暂时启动位TE，则表示此故障尚未被载入。在这种情况下，在步骤S8，用于下一个可用的FAR 26的暂时启动位TE被设置，并且在步骤S9，将故障存储器元件地址载入到相应的FAR 26地址位中，从而当载入启动信号LE激活时，可以通过激活相应的RWL进行修复。
转到步骤S10，如果任何匹配FAR的启动位EN被设置了，则表示这个故障已经被载入，并且操作进入步骤S12。在步骤S12，确定用于任何匹配FAR(可以是多于一个)的坏冗余位BR是否没有被设置。如果用于所有匹配FAR的坏冗余位BR都被设置了，则表示这个故障是由于以前的一个被启动的RWL引起的，该RWL也出现了故障，即是被禁止的或死亡的(dead)RWL。将以另一个RWL来完成这个RWL故障的修复，或者可以等待通过载入启动信号LE的激活来修复。在这种情况下，通过继续步骤S2上的测试，操作进行到下一个机器周期。如果用于任何匹配FAR的坏冗余位BR没有被设置，则表示此故障是在这个机器周期上新检测到的被启动的RWL的故障，或者正等待通过载入启动信号LE的激活被禁止，并且操作进入步骤S13。
在步骤S13，通过确定是否设置了用于该单个匹配FAR的暂时坏冗余位TB，来确定出现了以上情况中的哪一种。如果设置了暂时坏冗余位TB，则表示该RWL故障仅仅是等待载入启动信号LE以便将RWL的状态改为是坏的。在这种情况下，操作进入步骤S2上的测试。然而，如果没有设置暂时坏冗余位TB，则表示这个RWL故障是在这个机器周期上新检测到的，并且在步骤S14，该匹配FAR的暂时坏冗余位TB被设置，即，被来自FARA控制逻辑28的DISABLE信号设置。随后，在步骤S8，设置下一个可用的FAR26的暂时启动位TE，并且将地址载入到相应的FAR 26的地址位中，以便当载入启动信号LE被激活时，可以通过相应的RWL的激活进行修复。
本发明的全部操作可以被描述如下如果观察到故障，则将故障信号(图2)从存储器阵列14传送到FARA控制逻辑28。将故障地址与FARA 16中每个FAR 26的内容进行比较，并且按照以下情况，逻辑28向下一个可用的空的寄存器发出LOAD信号情况1如果故障地址与任何FAR 26的内容都不匹配，那么将该故障地址被载入到下一个可用的FAR中，并且设置所述下一个可用FAR的相应的暂时启动位TE。
情况2如果故障地址与至少一个FAR地址相匹配，并且没有设置用于每个匹配的FAR 26的暂时启动位TE和启动位EN，则将该故障地址载入到下一个可用的FAR，并且设置所述下一个可用的FAR的相应的暂时启动位TE。
情况3如果故障地址与一个FAR相匹配，并且用于这个FAR 26的启动位EN被设置了，并且用于每个匹配的FAR的暂时坏冗余位TB和坏冗余位BR都没有被设置，则将该故障地址载入到下一个可用的FAR，设置所述下一个可用的FAR的相应的暂时启动位TE，并且设置用于这个匹配的FAR的暂时坏冗余位TB。
在所有其他情况中，没有FAR的内容被更新。
在测试期间的某个(某些)点上，LE激励器23激活载入启动信号LE，所述载入启动信号LE迫使暂时启动位TE的值被载入到启动位EN中，并且复位暂时启动位TE。当启动位EN被设置为“1”并且坏冗余位BR没有被设置为“0”时，与门32启动(通过冗余启动(RE)信号)存储器阵列14中的RWL以便替换此地址，即冗余地址(RA)。类似地，当LE激励器23激活载入启动信号LE时，它迫使暂时坏冗余位TB的值被载入到坏冗余位BR中，并且复位暂时坏冗余位TB。在这种情况下，当启动位EN被设置为“1”并且坏冗余位BR被设置为“1”时，与门30禁止(通过冗余启动(RE)信号)存储器阵列14中的RWL，即BR覆盖EN。
上述的发明提供了若干优点。第一，通过在多模式测试期间控制启动的(多个)时刻，从而防止基于过早启动冗余的伪故障，本发明允许动态的冗余实现。结果，可以在单个、多个模式的自测试期间修复存储器元件故障。第二，所述方法和装置允许用户在启动IC期间通过BIST修复存储器，而不是仅仅在制造过程中修复。这种功能允许修复在完成制造之后很久发生的可靠性故障，因此，防止了IC被返回给制造商。第三，对一般存储器元件(GWL)和仅仅已经被启动以便替换故障存储器元件的冗余存储器元件的测试使得测试更加高效。最后，暂时启动TE位和暂时坏TB位的包含和使用允许使用相同的锁存器来收集故障地址并且实现冗余以便替换它们。结果，对于熔丝，许多选择现在都成为可能1)它们可以被删除，并且仅在BIST期间完成修复，2)它们可以被保持，并且被用作BIST的开始点，或者3)由BIST完成的修复的结果可以被硬连线在熔丝中，在这个步骤之后可能有进一步的自测试。
在前面的讨论中，应当理解所讨论的方法步骤是由被包含在IC 10内的硬件，以及由一组寄存器和控制硬件实现的。然而可以理解，此处所描述的各种设备、模块、机制和系统可以用硬件或软件或硬件和软件的组合来实现，并且可以被不同于所示出的那样划分。它们可以由适合于执行此处所述的方法的任何类型的计算机系统或其他装置来实现。典型的硬件和软件的组合可以是具有计算机程序的通用计算机系统，当载入并执行所述程序时，所述程序控制所述计算机系统，以便执行此处所述的方法。或者，可以使用包含专用硬件的专用计算机来实现本发明的一个和多个功能任务。本发明还可以被嵌入到计算机程序产品中，所述计算机程序产品包括使得能够实现此处所述的方法和功能的所有特征，以及当它被载入到计算机系统中时，能够执行这些方法和功能。在本文中，计算机程序、软件程序、程序、程序产品或者软件是指一组指令的采用任何语言、代码或符号的任何表达方式，所述指令旨在使得具有信息处理能力的系统或是直接地或者在以下操作之后实现特定功能(a)转换到另一种语言、代码或符号；和/或(b)以不同的材料形式再现。
虽然已经结合若干优选实施例描述了本发明，但是本领域技术人员将认识到，可以在以下权利要求的精神和范围内以不同的方案实施本发明。
工业实用性本发明可用于测试并实现任何存储器中，并且尤其是在SRAM中的冗余存储器元件。
权利要求
1.一种集成电路(10)，包括具有多个存储器元件(18、20)的存储器阵列(14)，所述存储器元件包括至少一个用于与所述多个存储器元件中的有故障的存储器元件进行交换的冗余存储器元件(20)；内置存储器自测试单元(12)，包括测试单元(21)，用于确定存储器元件是否有故障，并且响应有故障产生故障信号；冗余启动激励器(23)，用于通过载入启动信号对冗余的启动进行定时；以及故障地址寄存器(16)，用于当所述故障信号被激活时，基于所述载入启动信号控制相应的冗余存储器元件的启动。
2.根据权利要求1的集成电路，其中所述测试单元(12)通过将值写到存储器元件，并且确定在读操作期间所述存储器元件的输出是否与被写入的值相匹配，来确定所述存储器元件的故障。
3.根据权利要求2的集成电路，其中所述测试单元(12)将值的一种模式写到所述存储器阵列的所述多个存储器元件。
4.根据权利要求1的集成电路，其中所述冗余启动激励器(23)启动冗余，以防止所述测试单元(12)读还没有被写入值的冗余存储器元件(20)。
5.根据权利要求1的集成电路，其中所述测试单元(12)只有当冗余存储器元件(20)已经被启动时，才确定该冗余存储器元件的故障。
6.根据权利要求1的集成电路，其中每个故障地址寄存器(26)包括一组地址位(A0-An)，用于包含将要被冗余存储器元件(20)替换的故障存储器元件的地址位置；启动位(EN)，用于控制其地址位置被包含在所述地址位中的存储器元件是否将被相应的冗余存储器元件替换；坏冗余位(BR)，用于覆盖所述启动位；暂时启动位(TE)，用于保存响应所述载入启动信号将被载入到所述启动位中的值；以及暂时坏冗余位(TB)，用于保存响应所述载入启动信号将被载入到所述坏冗余位中的值。
7.一种用于修复存储器阵列(14)的方法，所述存储器阵列(14)包括多个存储器元件(18、20)和至少一个冗余存储器元件(20)，所述方法包括如下步骤测试所述存储器阵列中的存储器元件，以便确定哪些存储器元件有故障；以及为在测试期间启动冗余存储器元件以便替换故障存储器元件定时。
8.根据权利要求7的方法，其中所述定时步骤包括当测试不会造成伪故障时，启动所述冗余存储器元件(20)。
9.根据权利要求8的方法，其中所述启动步骤包括激活载入启动信号，所述载入启动信号控制用于相应的冗余存储器元件(20)的寄存器(26)。
10.根据权利要求7的方法，其中所述测试步骤包括只有当冗余存储器元件(20)被启动时，才测试该冗余存储器元件。
11.根据权利要求7的方法，其中所述测试步骤包括通过将值写到存储器元件(18、20)，并且确定在读操作期间存储器元件的输出是否与被写入的值相匹配，来确定所述存储器元件的故障。
12.根据权利要求11的方法，其中所述测试步骤将值的一种模式写到所述存储器阵列的多个存储器元件以及仅仅那些被启动的冗余存储器元件(18、20)。
13.一种用于集成电路(10)的存储器阵列(14)，包括A)多个存储器元件(18、20)，包括至少一个用于与所述多个存储器元件中的故障存储器元件进行交换的冗余存储器元件(20)；B)故障地址修复寄存器(16)，包括1)寄存器(26)，用于控制相应的冗余存储器元件(20)的启动，其中每个寄存器包括a)一组地址位(A0-An)，用于包含将被冗余存储器元件(20)替换的故障存储器元件的地址位置；b)启动位(EN)，用于控制其地址位置被包含在所述地址位中的存储器元件是否将与相应的冗余存储器元件交换；c)坏冗余位(BR)，用于禁止所述启动位；d)暂时启动位(TE)，用于保存响应被定时控制的载入启动信号将被载入到所述启动位中的值；以及e)暂时坏冗余位(TB)，用于保存响应被定时控制的载入启动信号将被载入到所述坏冗余位中的值；和2)比较逻辑(30)，用于确定故障存储器元件的地址是否被存储在所述寄存器中。
14.一种存储器修复寄存器(26)，包括多个位(A0-An)，用于存储故障存储器元件的地址；以及多个控制位(EN、TE、TB、BR)，用于启动以冗余存储器元件(20)替换所述故障存储器元件。
15.根据权利要求14的存储器修复寄存器，其中所述控制位包括启动位(EN)，用于控制所述故障存储器元件是否将与相应的冗余存储器元件(20)交换；坏冗余位(BR)，用于禁止所述启动位；暂时启动位(TE)，用于保存响应被定时控制的载入启动信号(LE)将被载入到所述启动位中的值；以及暂时坏冗余位(TB)，用于保存响应被定时控制的载入启动信号将被载入到所述坏冗余位中的值。
16.根据权利要求14的存储器修复寄存器，还包括比较逻辑，所述比较逻辑用于确定所述故障存储器元件的地址是否被存储在所述寄存器中。
17.根据权利要求14的存储器修复寄存器，其中所述坏寄存器位(BR)被与所述启动位(EN)进行与操作，以便禁止所述启动位。
18.一种用于测试集成电路(10)的存储器(14)的缺陷的装置，所述装置包括测试单元(12)，用于仅当冗余存储器元件(20)已经被启动以便替换故障存储器元件时，测试所述冗余存储器元件。
19.根据权利要求18的装置，其中所述故障存储器元件是另一个冗余存储器元件(20)。
20.根据权利要求18的装置，还包括用于在所述用于测试的装置的操作期间控制冗余实现的定时的装置(23)。
21.根据权利要求18的装置，其中所述测试单元(12)还测试非冗余存储器元件(18)。
22.一种信号(LE)，用于在测试期间控制集成电路(10)的存储器阵列(14)的冗余存储器元件(20)的启动的定时。
23.一种集成电路(10)，包括用于测试存储器的装置(12、21)；以及用于在测试过程中同时修复所述存储器的装置(12、23、26)。
全文摘要
用于在存储器阵列(14)的测试期间启动冗余存储器元件(20)的方法和装置。
文档编号G11C29/00GK1708808SQ02830034
公开日2005年12月14日 申请日期2002年12月16日 优先权日2002年12月16日
发明者M·R·乌埃利特, J·罗兰 申请人:国际商业机器公司