专利名称：分离闸极快闪记忆晶胞的字符线结构的制作方法
技术领域：
本实用新型关于一种分离闸极快闪记忆晶胞(Split Gate Flash Memory Cell)的字符线(word Line)，且特别是关于一种利用化学机械研磨(CMP)技术所形成的分离闸极快闪记忆晶胞的方型(Box-shape)字符线。
背景技术：
在闪存组件中，分离闸极闪存组件与堆栈闸极闪存组件相较之下，不仅体积较微小，且更省电。因此，目前分离闸极闪存已成为相当受欢迎的存储元件。在分离闸极闪存中，通常利用复晶硅间隙壁来做为字符线，来降低分离闸极闪存的尺寸。
请参照
图1至图7，其为现有分离闸极快闪记忆晶胞的字符线的制程剖面图。首先，在半导体的基材100上形成依序堆栈的氧化层102、复晶硅层104、以及氮化层106。其中，氧化层102以及复晶硅层104用以制作浮置闸极(Floating Gate)的材料层。再利用微影与蚀刻制程定义氮化层106与复晶硅层104，移除部分的氮化层106以及部分的复晶硅层104，借以形成开口108，而提供制作部分的内存闸极组件的区域。其中，此开口108并未暴露出氧化层102，且开口108于复晶硅层104的区域的侧壁成倾斜状，而形成凹槽状结构，如图1所示。
开口108形成后，先利用沉积与回蚀刻的方式在开口108的侧壁上形成氮化硅间隙壁109。再同样利用沉积与回蚀刻的方式在开口108中的氮化硅间隙壁109上形成氧化硅间隙壁110，所形成的结构如图2所示。完成氧化硅间隙壁110后，利用微影及蚀刻制程去除开口108中所暴露的复晶硅层104，而暴露出部分的氧化层102。接着，形成氧化硅间隙壁114，而同时移除了开口中暴露的氧化层102，进而暴露出部分的基材100。此时，进行对开口108中暴露出的基材100离子布植步骤，借以在基材100中形成源极112，如图3所示。
源极112形成后，利用沉积的方式于开口108中填入复晶硅层116，其中此复晶硅层116覆盖在所暴露的基材100、氧化硅间隙壁114、以及部分的氧化硅间隙壁110上，并与源极112接触。接着，再次利用回蚀刻的方式去除多余的复晶硅层116，而仅留下开口108内的复晶硅层116，且暴露出部分的氧化硅间隙壁110。此时，已完成了闪存的源极112的内部连线布植。之后，利用热氧化方式进行复晶硅层116表面的氧化，借以在复晶硅层116的表面形成氧化层118。待氧化层118形成后，去除其余的氮化层106、部分的复晶硅层104、部分的氧化层102、以及氮化硅间隙壁109，而形成分离闸极快闪记忆晶胞的闸极结构120，如图4所示。
然后，先利用沉积方式形成氧化层122覆盖在闸极结构120以及基材100上，再利用沉积方式形成复晶硅层124覆盖在氧化层122上，而形成如图5所示的结构。接着，在复晶硅层124上覆盖一层氧化层126，其中氧化层126用以做为后续的间隙壁蚀刻的牺牲罩幕，所形成的结构如图6所示。
此时，可开始制作分离闸极闪存组件的字符线，先进行穿透性(Break Through)蚀刻步骤，将部分的氧化层126移除，但仍有部分的氧化层126残留在复晶硅层124的侧壁旁。再进行回蚀刻步骤，而将部分的氧化层126以及部分的复晶硅层124去除，借以在闸极结构120旁形成复晶硅间隙壁128。其中，所形成的复晶硅间隙壁128即为分离闸极快闪记忆晶胞130的字符线。由于闸极结构120及氧化层126的结构和回蚀刻的交互作用，而导致在所形成的复晶硅间隙壁128的表面上产生凹陷区132，进而在复晶硅间隙壁128上形成栅栏状结构134。
发明创造内容因此本实用新型的目的在于提供一种分离闸极快闪记忆晶胞的字符线，在制作上其在字符线材料层形成后，于此字符线材料层上形成覆盖层，再利用化学机械研磨技术平坦化字符线材料层，进而可获得方型结构的字符线。
本实用新型的另一目的在于提供一种分离闸极快闪记忆晶胞，在制作上可借由调整化学机械研磨制程的参数，来提升化学机械研磨的机械应力，并辅以字符线材料层上的覆盖层，如此一来，不仅可顺利平坦化覆盖在闸极结构的字符线材料层，更有利于去除多余的字符线材料层，而制造出方型结构的字符线。
根据本实用新型的上述目的，提出一种分离闸极快闪记忆晶胞的字符线结构，至少包括分离闸极快闪记忆晶胞的一闸极结构位于一基材上；以及一方型间隙壁位于上述的闸极结构的一侧壁上。
借由增加化学机械研磨制程的机械应力，以及适当调整覆盖层的厚度，相当轻易即可获得具垂直侧壁的字符线结构，且存储元件的关键尺寸亦可获得有效控制。再者，由于字符线材料层经平坦化步骤后，剩余的字符线材料层具有平坦表面，因此不会在字符在线形成栅栏状结构。如此一来，不仅可大幅改善存储元件的电性质量，更可提升制程良率。
为了能更进一步了解本实用新型的特征以及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本实用新型加以限制。
以下结合附图，通过对本实用新型的具体实施方式
详细描述，将使本实用新型的技术方案及其他有益效果显而易见。
附图中，图1至图7绘示现有分离闸极快闪记忆晶胞的字符线的制程剖面图。
图8至图15绘示依照本实用新型一较佳实施例的一种分离闸极快闪记忆晶胞的字符线的制程剖面图。
具体实施方式
鉴于上述现有利用蚀刻方式制造分离闸极快闪记忆晶胞的字符线时，不仅难以有效控制记忆晶胞的关键尺寸，而且作为字符线的间隙壁无法形成较佳的方型结构，而常在间隙壁上形成栅栏状结构，严重影响记忆晶胞的电性质量与制程可靠度。
因此，本实用新型揭露一种分离闸极快闪记忆晶胞的字符线，在制作上除了可有效控制记忆晶胞的关键尺寸外，更可顺利形成方型结构的字符线。为了使本实用新型的叙述更加详尽与完备，可参照下列描述并配合图8至图15。
请参照图8至图15，其为依照本实用新型一较佳实施例的一种分离闸极快闪记忆晶胞的字符线的制程剖面图。首先，利用例如热氧化的方式于半导体的基材200上形成闸极介电层202，其中闸极介电层202的材料可例如为氧化硅等。再利用例如化学气相沉积(CVD)的方式形成导电层204，其中导电层204的材料较佳为复晶硅。上述的闸极介电层202与导电层204为提供制作浮置闸极的材料层。接着，利用例如化学气相沉积的方式形成氮化层206覆盖在导电层204上。待氮化层206形成后，利用例如微影以及蚀刻制程进行定义步骤，以去除部分的氮化层206以及部分的导电层204，但并不暴露出闸极介电层202，而在氮化层206与导电层204中形成开口208。其中，开口208用以提供制作部分的内存闸极组件的区域，且开口208在导电层204区域内的侧壁成倾斜状，如图8所示。
开口208形成后，先共形(Conformally)沉积一层介电薄膜(仅绘示其中的间隙壁210)覆盖在氮化层206与开口208所暴露的导电层204，其中此介电薄膜的材料可例如为氮化硅。再利用例如回蚀刻的方式去除部分的介电薄膜，而在开口208的侧壁上形成间隙壁210。接着，利用例如化学气相沉积的方式，并使用例如四乙基氧硅烷(TEOS)为原料，共形沉积另一介电薄膜(仅绘示其中的间隙壁212)覆盖在氮化层206、间隙壁210、以及所暴露出的导电层204上。其中，此另一介电薄膜的材料可例如为氧化硅。再利用例如回蚀刻的方式去除此另一介电薄膜的一部分，而在开口208中的间隙壁210上形成间隙壁212，如图9所示。
间隙壁212形成后，利用例如微影以及蚀刻制程去除开口208中暴露的导电层204，而暴露出底下的闸极介电层202。接下来，先利用例如化学气相沉积的方式共形沉积介电薄膜(仅绘示其中的间隙壁214)覆盖在氮化层206、间隙壁212、以及开口208中暴露出的闸极介电层202。其中，此介电薄膜的材料较佳为氧化硅。再利用回蚀刻的方式移除部分的介电薄膜，并同时去除开口208中暴露的闸极氧化层202，而在间隙壁212的部分侧壁上形成间隙壁214，且暴露出部分的基材200。此时，对开口208中暴露的基材200进行离子布植步骤，而在基材200中形成源极216，所形成的结构如图10所示。
然后，利用例如化学气相沉积的方式形成导电材料层(仅绘示其中的导电层218)覆盖在部分的间隙壁212、间隙壁214、以及开口208中暴露出的基材200上。其中，此导电材料层的材料较佳为复晶硅。再利用例如回蚀刻技术，移除部分的导电层218，并仅保留位于开口208内的导电材料层，而在开口208中形成与源极216接触的导电层218，借以布植出闪存的源极216的内部连线。其中，导电层218覆盖暴露出的基材200、间隙壁214、以及部分的间隙壁212。导电层218形成后，利用例如热氧化法使导电层218的表面产生氧化，而在导电层218的表面上形成氧化层220。待于导电层218表面上形成氧化层220后，去除剩余的氮化层206、部分的导电层204、部分的闸极介电层202、以及间隙壁210，而形成如图11所示的闸极结构222。
完成闸极结构222后，利用例如化学气相沉积的方式形成一层薄薄的介电层224覆盖在闸极结构222以及基材200上，其中介电层224的材料较佳为氧化硅。再利用例如化学气相沉积法形成厚厚的一层导电层226覆盖在介电层224上，其中此导电层226的材料较佳为复晶硅。接着，利用例如化学气相沉积技术或低压化学气相沉积(LPCVD)技术，于导电层226上形成覆盖层228，以利后续平坦化步骤的进行，所形成的结构如图12所示。其中，覆盖层228的材料较佳为氮化硅，且覆盖层228的厚度较佳是控制在介于600至1800之间。
覆盖层228形成后，利用例如化学机械研磨制程平坦化图12的结构，直至暴露出间隙壁212为止。于上述的平坦化步骤中，去除部分的覆盖层228、部分的导电层226、部分的介电层224、以及些许的间隙壁212，而形成如图13所示的结构。其中，可能尚有部分的介电层224残留在氧化层220上。进行上述的化学机械研磨制程时，较佳是使用硬研磨垫，且较佳是将下压力控制在介于2磅/平方英时(psi)至5psi之间，并将研磨平台的旋转速率控制在介于50转/分钟(rpm)至100rpm之间，且将研磨头的旋转速率控制在介于50rpm至100rpm之间。
本实用新型的一特征就是借由控制化学机械研磨制程的制程参数，来增加化学机械研磨的机械应力，而可有效调整具不同图案的研磨结构(如图12所示的结构)的研磨速率。再搭配适当厚度的覆盖层228，可顺利在闸极结构222旁形成具有平坦表面的导电层226，以利后续方型字符线的制作。
接着，进行例如热处理步骤，借以在导电层226的暴露表面上形成氧化层230，而形成如图14所示的结构。其中，氧化层230的厚度较佳是控制在大于200。此外，覆盖层228材料的选用须使其蚀刻速率不同于氧化层230的蚀刻速率。如此，待氧化层230形成后，即可利用例如蚀刻方式，并利用氧化层230与覆盖层228的蚀刻速率的不同，去除残余的覆盖层228及此覆盖层228底下的导电层226。于是，可在闸极结构222的侧壁旁形成具有方型结构的间隙壁232来作为分离闸极快闪记忆晶胞234的字符线。其中，去除残余的覆盖层228及此覆盖层228底下的导电层226所采用的蚀刻技术较佳为非等向性蚀刻法(Anisotropic Etching)。
由上述本实用新型较佳实施例可知，借由调控平坦化步骤的制程参数，并搭配额外加入的覆盖层，可提供具有平坦表面的字符线结构。因此，应用本实用新型可避免字符线边缘上出现栅栏状结构，而可防止因字符线边缘上的栅栏状结构的倒塌所引发的电性短路及微粒污染，达到提升制程良率与产品可靠度的目的。
由上述本实用新型较佳实施例可知，与现有利用蚀刻技术来制作字符线相较之下，应用本实用新型不仅可轻易获得具垂直侧壁的字符线结构，更可顺利获得具方型结构的字符线。因此，可轻易控制分离闸极快闪记忆晶胞的关键尺寸，制程可靠度佳。
以上所述，对于本领域的普通技术人员来说，可以根据本实用新型的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本实用新型后附的权利要求的保护范围。
权利要求1.一种分离闸极快闪记忆晶胞的字符线结构，其特征在于，至少包括该分离闸极快闪记忆晶胞的一闸极结构位于一基材上；以及一方型间隙壁位于该闸极结构的一侧壁上。
2.如权利要求1所述的分离闸极快闪记忆晶胞的字符线结构，其特征在于，该方型间隙壁的材料为复晶硅。
3.如权利要求1所述的分离闸极快闪记忆晶胞的字符线结构，其特征在于，一介电绝缘层薄膜位于该间隙壁上。
4.如权利要求1所述的分离闸极快闪记忆晶胞的字符线结构，其特征在于，该闸极结构至少包括一源极位于该基材中；二闸极氧化层位于该基材上，且每一该些闸极氧化层位于部分的该源极上；二第一导电薄膜分别位于部分的该些闸极氧化层上；二第一氧化硅间隙壁分别位于该些第一导电薄膜上；二第二氧化硅间隙壁分别位于另一部分的该些闸极氧化层以及该些第一氧化硅间隙壁的侧壁上；一第二导电薄膜位于另一部分的该源极、该些第一氧化硅间隙壁、以及该些第二氧化硅间隙壁上；以及一氧化薄膜位于该第二导电薄膜上。
专利摘要一种分离闸极快闪记忆晶胞(Split Gate FlashMemory Cell)的字符线(Word Line)结构。在制作上，先提供分离闸极快闪记忆晶胞的闸极结构，其中此闸极结构上形成有字符线的材料层。再于此字符线材料层上形成覆盖层。接着，利用化学机械研磨(CMP)技术移除部分的覆盖层与部分的字符线材料层。于暴露的字符线材料层的表面上形成氧化层后，去除剩下的覆盖层及其下方的字符线材料层，而形成分离闸极快闪记忆晶胞的方型(Box－shape)字符线。
文档编号G11C16/08GK2742533SQ200420084610
公开日2005年11月23日 申请日期2004年7月30日 优先权日2004年7月30日
发明者喻中一, 罗际兴, 蔡嘉雄 申请人:台湾积体电路制造股份有限公司