一种多芯片的封装结构的制作方法
【技术领域】
[0001]本实用新型涉及半导体器件技术领域，尤其涉及一种多芯片的封装结构。
【背景技术】
[0002]消费电子的薄、小、轻型化趋势，对多芯片封装装置的小型化的要求越来越高，而且随着电子产品功能的多样化发展，对封装装置集成更多的功能需求也日益增强。EMCP (embed multi chip package)为嵌入式多芯片封装，其具有内建的NAND Flash控制晶片，可以减少主晶片运算的负担，并且拥有更大容量的快闪记忆体，堆叠式结构可以使整体设备的外型厚度更薄，此种封装结构多为芯片叠加在一起，目的为缩小整体的封装面积，因而被广泛应用在手机、平板、学习机等需求薄型封装的产品中。
[0003]如图1所示，常见的EMCP包括基板10、低功耗的动态随机存储芯片30、闪存存储芯片50及控制闪存的控制芯片70，在堆叠的芯片的上方覆盖有塑封料80。其中，动态随机存储器芯片为对立的两侧键合引线(如图2所示)，闪存芯片为单侧键合引线(如图3所示)，控制器为相邻两侧或三侧键合引线(如图4所示)。然而，如图5所示，行业内标准布局格式的动态随机存储芯片300在芯片制造时是将引线键合点330放置在芯片的中间部位，而非芯片的侧面，由此可以加大芯片的容量及减小单颗动态随机存储芯片封装的尺寸。
[0004]引线键合点放置在芯片中间部位不利于多芯片叠加及叠加时的引线键合，因为键合点在芯片中间部位将会带来上层芯片压线或是键合线过长，不利于封装工艺实现及管控。现有技术中，用于EMCP叠芯片封装的动态随机存储芯片需要再次对引线键合点做分布，将中间的键合点通过引线连接的方式分布到芯片的两个对立的侧面，由此在芯片制造完成之后还需要再次对芯片的键合点做一次布线加工，做成引线键合点分布在侧面的芯片，这样才能满足叠芯片的封装工艺制造。由此带来无法使用原始的芯片，而需再次对芯片进行加工制造，才得以使用在EMCP中。这样的供应链不利于芯片的标准化应用，不利于芯片的供货，以及造成芯片再次加工的时间与成本的浪费，影响封装产品的上市周期。
【实用新型内容】
[0005]本实用新型所解决的技术问题是提供一种可以简化芯片制造流程、减小芯片尺寸且能够降低成本的多芯片封装结构。
[0006]本实用新型解决上述技术问题所采用的技术方案是:
[0007]本实用新型提供了一种多芯片的封装结构，其包括:依次堆叠设置的基板、第一芯片和芯片组；所述基板具有上表面、与上表面相对的下表面以及贯通上表面和下表面的第一通孔，其用于承载芯片并实现芯片间的电连接；所述第一芯片具有第一表面以及与所述第一表面相对的第一背面，所述第一背面与所述基板的上表面固连，在所述第一背面的中间部位设有多个第一键合点，所述第一键合点通过第一导线键合至所述基板的下表面，所述第一导线穿过所述第一通孔；所述芯片组置于所述第一芯片上方，其包括至少一个功能芯片，所述功能芯片与所述基板上表面键合。
[0008]作为上述技术方案的进一步改进，所述芯片组包括设于所述第一芯片上方的第二芯片，所述第二芯片具有第二表面以及与所述第二表面相对的第二背面，所述第二表面与所述第一表面固连，所述第二背面设有多个第二键合点，所述第二键合点通过第二导线键合至所述基板的上表面。
[0009]作为上述技术方案的进一步改进，所述芯片组还包括设于所述第二芯片上方的第三芯片，所述第三芯片具有第三表面以及与所述第三表面相对的第三背面，所述第三表面与所述第二背面固连，所述第三背面设有多个第三键合点，所述第三键合点通过第三导线键合至所述基板的上表面。
[0010]作为上述技术方案的进一步改进，所述第一背面和基板的上表面之间、所述第二表面和第一表面之间、所述第三表面和第二背面之间都设有起粘接固连作用的胶膜。
[0011]作为上述技术方案的进一步改进，所述第一芯片为标准动态随机存储芯片，所述第二芯片为闪存芯片，所述第三芯片为控制芯片。
[0012]作为上述技术方案的进一步改进，所述第一通孔的开孔面积大于第一芯片的多个第一键合点所占的面积。
[0013]作为上述技术方案的进一步改进，所述基板的上下表面都覆盖有塑封料，整体形成一个封装模块。
[0014]作为上述技术方案的进一步改进，所述基板的下表面设有用于封装模块外部电气连接及机械支撑的焊球。
[0015]作为上述技术方案的进一步改进，所述焊球的高度大于基板下表面的塑封料的高度。
[0016]本实用新型的有益效果是:
[0017]本实用新型多芯片的封装结构可以使用标准的动态随机存储芯片，省略对芯片进行二次布线加工的工序，简化芯片制造流程，降低芯片的制造成本；芯片在封装结构中由现有的对立两侧键合引线，优化为中间底层键合引线，缩小了芯片占用的水平基板尺寸，使得封装模块更加小型化。
【附图说明】
[0018]图1是现有技术的EMCP的封装结构的结构示意图；
[0019]图2是现有技术的EMCP的封装结构的动态随机存储芯片的键合点布局结构示意图；
[0020]图3是现有技术的EMCP的封装结构的闪存芯片的键合点布局结构示意图；
[0021]图4是现有技术的EMCP的封装结构的控制芯片的键合点布局结构示意图；
[0022]图5是本实用新型多芯片封装结构的标准动态随机存储芯片的键合点布局结构示意图；
[0023]图6是本实用新型多芯片封装结构的整体结构示意图；
[0024]图7是本实用新型多芯片封装结构的拆分结构示意图。
【具体实施方式】
[0025]以下将结合实施例和附图对本实用新型的构思、具体结构及产生的技术效果进行清楚、完整地描述，以充分地理解本实用新型的目的、特征和效果。显然，所描述的实施例只是本实用新型的一部分实施例，而不是全部实施例，基于本实用新型的实施例，本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例，均属于本实用新型保护的范围。另外，专利中涉及到的所有联接/连接关系，并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构。本实用新型中的各个技术特征，在不互相矛盾冲突的前提下可以交互组合。
[0026]请参照图6和图7，本实用新型多芯片的封装结构包括从下至上依次堆叠的基板100、第一芯片30