一种预封装单芯片及其制备工艺的制作方法
【技术领域】
[0001]本发明涉及电力半导体器件技术领域，具体涉及一种预封装单芯片及其制备工
ο
【背景技术】
[0002]工业、信息、新能源、医学、交通、军事和航空领域应用的压接式IGBT(绝缘栅双极型晶体管)因其具有较高的可靠性，便于串联，且在器件损坏时表现出短路失效模式，也广泛应用在智能电网等领域。
[0003]温度对器件性能的影响至关重要，高温不仅会影响器件的电学特性，更会严重影响其疲劳寿命。在器件运行过程中温度会影响芯片内部的热应力，这可能会导致芯片的损坏，已有研究证明电子器件的疲劳寿命随温度的升高呈指数下降，因此器件设计过程中必须同时考虑热设计，以方便热量迅速散出去，降低芯片的温度。
[0004]现有的主流压接式IGBT分别是ABB公司和WESTC0DE公司生产的两种产品，其特点分别为:
[0005]ABB公司的压接式IGBT结构中芯片下侧面与基板烧结在一起，另一侧为压接结构，并最终通过叠簧结构与上端盖接触，但也正因为叠簧的存在，使得芯片上侧面的导热能力很差，热量基本上只能通过下侧面导出，不利于散热。
[0006]WESTC0DE公司的压接式IGBT结构有多个模组，通过并联多个模组的方式实现大电流和大功率。每个模组中芯片上下侧两面均为压接结构，直至上下端盖，这种结构的优点是芯片可以实现双面散热，芯片上下两面有近乎相等的热量导出。但是零部件之间的接触层面较多，因为不同介面之间接触是不完好的，缝隙中混入了空气，空气的导热率更低，这样会造成很大的接触热阻。据文献报道，接触热阻在整体热阻中占20% -50%比重，所以该种结构整体热阻与ABB的热阻相差不大。
[0007]另外，要实现功率器件的大电流和大功率，必然要通过并联多个芯片的方式，而芯片并联前需要对其进行性能测试，现有结构中在整体器件封装前芯片都是暴露在空气当中的，对其进行测试过程中不免会对芯片造成污染或损坏。
【发明内容】
[0008]本发明的目的是提供一种预封装单芯片及其制备工艺，针对现有技术的不足，芯片经过预封装后，再对其进行性能测试，就避免了环境对芯片造成的污染和损坏，预封装后的多个芯片通过驱动板相连，然后整体封装，可以更好地实现芯片与驱动的集成，降低工作状态下各芯片通过电流的差异性，从而更好发挥器件的整体性能。
[0009]为了实现上述目的，本发明采取以下技术方案:
[0010]一种预封装单芯片，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚。
[0011]所述的预封装单芯片的第一优选方案，所述键和线为分别与芯片上的栅极和发射极对应的引脚连接的线。
[0012]所述的预封装单芯片的第二优选方案，所述芯片上的栅极和发射极直接与引脚相连。
[0013]所述的预封装单芯片的第三优选方案，所述外壳材料为工程塑料。
[0014]所述的预封装单芯片的第四优选方案，所述预封装芯片的引脚外露，大小钼片部分外露。
[0015]所述的预封装单芯片的第五优选方案，所述大小钼片分别较外壳表面高0.5mm。
[0016]一种所述的预封装单芯片的制备工艺包括如下步骤:
[0017]1)以烧结或焊接方式将芯片与两面分别设置的大小钼片连接；
[0018]2)芯片的栅极和发射极上分别设置与引脚对应连接的键合线；
[0019]3)封装。
[0020]所述的预封装单芯片的制备工艺的第一优选技术方案，所述步骤2)芯片的栅极和发射极上分别设置引脚。
[0021 ] 所述的预封装单芯片在器件封装中的应用。
[0022]与最接近的现有技术比，本发明具有如下有益效果:
[0023]1)本发明的预封装单芯片可以方便地进行性能测试，避免了环境对芯片造成的污染和损坏，且不会对其性能造成影响，经测试合格的预封装芯片可直接采用压接或焊接的方式组装为大功率器件，便于标准化生产；
[0024]2)本发明的预封装结构便于芯片与驱动板连接，能够更好地实现多芯片情况下的驱动，降低大功率器件中各芯片电流分布的差异性，从而有效提升器件的工作能力；
[0025]3)预封装芯片上下两面烧结，减小传导热阻，同时因为芯片与钼板直接烧结，两者热膨胀系数相近，热应力减小，增加运行可靠性；
[0026]4)本发明同样适用于二极管的封装。
【附图说明】
[0027]图1:本发明单芯片结构图；
[0028]图2:本发明单芯片俯视图；
[0029]图3:本发明单芯片侧视图；
[0030]图4:本发明预封装单芯片结构图；
[0031]图5:本发明预封装单芯片俯视图；
[0032]图6:本发明预封装单芯片侧视图；
[0033]图7:本发明单芯片结构图(以长引脚替代键合线和引脚);
[0034]图8:本发明预封装芯片应用于器件的结构图；
[0035]其中:1大钼片；2芯片；3小钼片；4键和线；5引脚；6外壳；7长引脚；8预封装芯片；9器件上端盖；10器件外壳；11器件下端盖；12驱动板。
【具体实施方式】
[0036]下面结合附图及实施例对本发明进行详细说明。所述实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
[0037]实施例1
[0038]—种预封装单芯片，所述预封装单芯片包括从下至上叠层分布的大钼片、IGBT芯片和小钼片，以及侧面与IGBT芯片栅极和发射极对应的键和线和引脚，如图1、图2和图3所示，最后通过工程塑料的封装外壳将芯片整体预封装，其中引脚外露和大、小钼片部分外露，大、小钼片较外壳表面高出0.5mm，如图4、图5和图6所示。
[0039]预封装单芯片的制备工艺包括如下步骤:
[0040]1)烧结连接芯片与两面大、小钼片；
[0041]2)芯片的栅极和发射极上分别设置键和线，并与对应的引脚连接；
[0042]3)封装。
[0043]预封装后的芯片经性能测试合格后与驱动板相连接，然后封装功率器件，芯片连接如图8所示。其中大、小钼片与器件端盖之间通过焊接的工艺实现连接，预封装芯片引脚和驱动板通过焊接连接。
[0044]实施例2
[0045]—种预封装单芯片，所述预封装单芯片包括从下至上叠层分布的大钼片、IGBT芯片和小钼片，以及侧面与IGBT芯片栅极和发射极对应引脚，如图7所示，最后通过工程塑料的封装外壳将芯片整体预封装，其中引脚外露和大、小钼片部分外露，大、小钼片较外壳表面高出0.5mm。
[0046]预封装单芯片的制备工艺包括如下步骤:
[0047]1)烧结连接芯片与两面大、小钼片；
[0048]2)芯片的栅极和发射极上分别设置引脚；
[0049]3)封装。
[0050]预封装后的芯片经性能测试合格后与驱动板相连接，封装如图8所示的功率器件，其中的大、小钼片与器件端盖之间进行烧结，预封装芯片引脚和驱动板以插针方式连接。
[0051]以上实施例仅用以说明本发明的技术方案而非对其限制，所属领域的普通技术人员应当理解，参照上述实施例可以对本发明的【具体实施方式】进行修改或者等同替换，这些未脱离本发明精神和范围的任何修改或者等同替换均在申请待批的权利要求保护范围之内。
【主权项】
1.一种预封装单芯片，其特征在于，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚。2.根据权利要求1所述的预封装单芯片，其特征在于，所述键和线为分别与芯片上的栅极和发射极对应的引脚连接的线。3.根据权利要求2所述的预封装单芯片，其特征在于，所述芯片上的栅极和发射极与引脚相连。4.根据权利要求1所述的预封装单芯片，其特征在于，所述外壳材料为工程塑料。5.根据权利要求1所述的预封装单芯片，其特征在于，所述预封装芯片的引脚外露，大小钼片部分外露。6.根据权利要求5所述的预封装单芯片，其特征在于，所述大小钼片分别较外壳表面高 0.5mmο7.—种权利要求1所述的预封装单芯片的制备工艺，其特征在于，所述制备工艺包括如下步骤: 1)以烧结或焊接方式将芯片与两面分别设置的大小钼片连接； 2)芯片的栅极和发射极上分别设置与引脚对应连接的键合线； 3)封装。8.根据权利要求7所述的预封装单芯片的制备工艺，其特征在于，所述步骤2)芯片的栅极和发射极上分别设置引脚。9.根据权利要求7所述的预封装单芯片在器件封装中的应用。
【专利摘要】本发明提供了一种预封装单芯片及其制备工艺，所述预封装单芯片包括外壳，位于芯片两面的大小钼片，其侧面的键和线以及引脚，所述的预封装单芯片的制备工艺包括如下步骤：1)以烧结或焊接方式将芯片与两面分别设置的大小钼片连接；2)芯片的栅极和发射极上分别设置与引脚对应连接的键合线；3)封装。本发明的预封装单芯片可以方便地进行性能测试，避免了环境对芯片造成的污染和损坏，且不会对其性能造成影响，经测试合格的预封装芯片可直接采用压接或焊接的方式组装为大功率器件，便于标准化生产。
【IPC分类】H01L29/739, H01L21/60, H01L23/488, H01L23/49
【公开号】CN105355614
【申请号】CN201510835539
【发明人】刘文广, 温家良, 张朋
【申请人】国网智能电网研究院, 国家电网公司
【公开日】2016年2月24日
【申请日】2015年11月26日