专利名称：同时从/向不同的存储单元的读取/写入的制作方法
技术领域：
本发明涉及非易失性存储阵列的读和写，特别是磁性随机存取存储器(MRAM)，以及涉及一种将用于访问非易失性存储器的地址进行转换的方法。
背景技术：
随着存储器大小的增长，使用非易失性存储器的应用范围急剧扩大。例如，已经可以诸如利用MP3编码将音频存储在非易失性固态存储器中。期望在可预知的未来，也能够以合理的成本将电影存储在非易失性存储器中。使用这种非易失性存储器使得相对便宜和可靠的再现(rendering)设备成为可能，例如MP3播放器，并在手持的类似计算机的设备，诸如PDA和新一代移动电话中开启了许多新的应用。磁性或磁阻随机存取存储器(MRAM)目前被许多公司认为是闪存的后继品。除了最快的静态RAM(SRAM)存储器之外，它有潜力替代所有的存储器。这就是非易失性存储器，它意味着不需要电能来保持所存储的信息。可见这是优于大部分其它类型的固态存储器的优点。MRAM概念使用了作为信息存储器的磁性多层设备中的磁化方向，以及用于信息读出的所得到的电阻差。每个磁性存储单元都能够存储至少两个状态，它们表示或者“1”或者“0”。磁性存储单元的阵列通常被称为磁性RAM或MRAM。
存在着不同种类的磁阻(MR)效应，例如各向异性磁阻(AMR)效应和巨磁电阻效应(GMR)。对于MRAM，优选使用隧道磁阻(TMR)效应。在磁隧道结(MTJ)中，利用薄膜的层积来形成存储单元，在这些薄膜中至少两个是铁磁的或亚铁磁的，并且由绝缘的隧道阻挡来分离。由两个铁磁或亚铁磁层之间的传导电子的自旋极化隧穿产生磁致电阻。在垂直于叠层的平面的方向上流动的隧穿电流取决于这两个铁磁或亚铁磁层的磁矩的相对取向。观察到当所述膜的磁化方向平行时，隧穿电流最大(或因此电阻最小)，而当所述膜的磁化方向反平行时，隧穿电流最小(或因此电阻最大)。
MTJ存储元件通常包括分层的结构，其中包含固定或不能动的(pinned)铁磁层(PFL)、自由铁磁层(FFL)和它们之间的电介质阻挡。PFL层具有总是指向同一个方向的磁矢量。FFL层的磁矢量是自由的，但限制在层的易磁化轴(easy axis)之内，它主要是由元件的物理尺寸所决定的。自由层的磁矢量指向如下两个方向中的一个平行或反平行于固定层的磁化方向，这与所述易磁化轴相符。沿着这个易磁化轴，FFL层的这两个可能的磁化方向定义了存储单元的两个状态。PFL层的磁化方向比FFL的磁化方向更难以改变。在由经过位线和字线的电流所产生的场的范围中，PFL的磁化方向是固定或不能动的。用于写存储单元的磁场足够大，以便反转FFL的磁化方向，但不是PFL的方向。这样，在MRAM中的存储单元的操作期间，PFL的磁化不改变方向。
为了访问存储元件，字线和位线分别在位于该MTJ叠层之下和之上的两个金属层中形成图案。每个存储元件都位于字线和位线的交叉点区域。字线沿着存储元件的行延伸，而位线沿着存储元件的列延伸。在读取期间，将电流引导通过要读取的单元。由于单元共享字线和位线，因此公知地每个单元使用一个晶体管，以便控制读取电流馈送通过哪一个单元。这种MRAM被称为1T1MTJ MRAM(每个MTJ单元一个晶体管)。US5,640,343介绍了一种可选择的MRAM，它为每个单元使用了一个二极管来控制读取。这种所谓的0T1MTJ MRAM的优点是它占用了较小的芯片面积。
图1示出了公知的0T1MTJ MRAM。磁阻存储单元的MRAM阵列包括一组在一个水平面上作为平行字线WL1、WL2和WL3的导电轨迹，以及一组在另一水平面上作为平行位线BL1、BL2和BL3的导电轨迹。位线在不同的方向上取向，通常与字线呈直角，以致于从上面看去两组线相交叉。存储单元，例如典型的存储单元10，位于垂直地间隔在线间的交叉区域中的字线和位线的每个交叉点上。以垂直叠层的形式设置存储单元10，并且其包括类似二极管的器件7以及磁隧道结(MTJ)8。在阵列的操作期间，电流在垂直方向上流经单元10。经过存储单元的垂直电流通路使得存储单元占用非常小的表面积。字线的触点、MTJ、二极管和位线的触点都占用同样的面积。该阵列形成在衬底之上，例如是可存在其它电路(未示出)的硅衬底。类似二极管的器件和MTJ的详细结构与本发明没有关系。
当FFL的磁化方向从平行于PFL的磁化方向切换到反平行于PFL的磁化方向的时候，MTJ8改变电阻。如将要解释的，出现这种情况归因于当电流流经位线和字线时所产生的磁场。当有足够大的电流流经MRAM的字线和位线两者时，在字线和位线的交叉点如此组合的电流的自场将会旋转位于所激发的字线和位线交叉点上的单个特定MTJ的FFL的磁化。设计电流电平，以便使组合的自场超过FFL的切换场。将该自场设计为比旋转PFL的磁化所需的场要小得多。设计单元阵列体系结构，以便使写电流不流经MTJ本身。通过使读出电流垂直地流过二极管和MTJ，从PFL经过隧道结阻挡流至FFL(或反之亦然)，来读取存储单元。通过当比写电流小得多的读出电流垂直地流过MTJ时测量存储单元的电阻，来确定存储单元的状态。这种读出或读取电流的自场是可以忽略的，并且也不会影响存储单元的磁状态。隧道电流是自旋极化的，这意味着从铁磁层之一，例如PFL流出的电流主要由一种自旋类型的电子所组成(上旋或下旋，这取决于铁磁层的磁化的取向)。当两个层的磁矩平行时，电荷载流子的隧穿可能性是最高的，而当磁矩反平行时，该可能性最低。结果，FFL的两个可能的磁化方向唯一地定义了存储单元的两个可能的位状态(0或1)。
为了对0T1MTJ MRAM进行读和写，只需要位线和字线；不需要来自阵列外部的其它控制线来读或写存储单元的存储状态。这就提供了一种非常有效的存储阵列。通过使电流Ib流经位线BL3，并使电流Iw流经连接到单元10的字线WL3，来对选择的单元，例如图1的单元10进行写入。位线控制电路附加在位线上，并且控制电流Ib。字线控制电路附加在字线上，并且控制电流Iw。由于Ib或者Iw单独在单元的区域中产生的磁场小于改变单元中的磁状态所需的磁场，因此半选的单元(那些只有Ib或Iw单独流过的单元)没有被写入。然而，Ib和Iw的磁场的组合足以改变所选择的存储单元10的状态。电流Ib或Iw中的至少一个必须是可反转的，以便写入单元10的两个不同的磁状态。位线也连接到读出电路，该读出电路是位线控制电路的一部分。写操作期间位线的电压电平接近电压Vb，以便于提供双向电流。字线的电压电平接近一个更高的正电压Vw。选择电压电平以保证阵列中的所有二极管都被反向偏置，以便使电流Ib和Iw不垂直流经任何存储单元。在读取操作中，通过将字线WL3电压下拉至Vb，并将位线BL3电压升高至Vw，从而将正向偏置电压建立在所选择的单元10上。在读取期间，未选择的位线BL1、BL2保持在备用电压电平Vb上，而未选择的字线WL1、WL2保持在备用电压电平Vw上。半选的单元从字线到位线具有零电压降，并且不导通。所选择的存储单元的电阻决定了从位线经由该所选择的存储单元流至字线的读出电流。在读出电路中，该电流与一个参考电流进行比较，其差值被放大来读取在所选择的单元10中存储的数据，其中该参考电流的值设置为存储单元的两个可能状态的预期值的一半的值。
特别对于移动设备来说，降低存储设备的功耗是非常重要的。对于非易失性存储器，通常写操作功耗最大。例如，对MRAM元件的写操作涉及两个几mA的电流脉冲，对于要写的字的每一位，这两个电流脉冲必须通过位线和字线同时发送。
发明内容
本发明的目的是降低非易失性存储设备的功耗。
为了满足本发明的目的，非易失性存储阵列包括第一组多条导电线(以下称为“字线”)；第二组多条导电线(以下称为“位线”)；多个存储单元，每个存储单元位于所述字线之一和所述位线之一的交叉区域内；以及读/写电路，用于读/写包括多个位的数据字；该电路可用于将数据字的每对连续位映射到位于不同字线和不同位线两者交叉的区域的相应的一对存储单元。
存储器的位设置在每个都具有多个位的字中。字是存储器中可访问(写入或读取)的最小的单位。传统地，在写操作期间，存储器中的读/写电路写入一个字的所有连续位，并在读取操作期间，读取一个字的所有连续位。对单个位的随机访问是不可以的。通常，在随机存取存储器(RAM)中可以随机地访问字。由于在读或写期间字的所有位都被访问，因此通常字的连续位被映射到物理上连续的存储单元上，即具有相同字线号并连续地增加位线号的单元。这通常意味着如果字的数据位正在被写入(使用高电流)，就不可以将所涉及的字线和位线用于其它目的，例如读取另一单元。例如对于0T1MTM设备来说，将正确的偏置电平施加给选择的设备，典型地是二极管，就是非常重要的，使得不可以将写操作中涉及的位线和字线用于读取另一单元。这意味着，使用传统的字到存储单元的映射，不可能同时访问同一字的其它位。本发明的发明人了解到连续的位可以被映射，以致于它们使用不同的位线和字线，使得能够对字的连续位进行并行访问。这个原理可应用于MRAM，也可用于其它类型的“横杆(cross-bar)”存储器，例如新兴的分子存储器。
根据从属权利要求2的方法，通过读取位bi(i＝1…N)的当前值并且只在该当前值与bi的新值不同时执行对位bi的写操作；以及同时执行对位bi的有条件的写操作和对位bi+1的读操作，接口电路可用于写入具有多个位bi的数据字。以这种方式，平均来说一半的位不需要进行重写，这是因为它们已经具有了所需要的值。由于对于非易失性存储器，例如MRAM，写电流比读电流大得多，这就降低了功率。通过本发明实现的并行地对位bi写入和对位bi+1的读取，使得这种操作成为可能，而不降低存储器的性能。
应当注意的是，未提前公开的专利申请WO03034437介绍了一种新的MRAM设备，其中在“触发(toggle)写”模式中，为了能够将存储元件写入期望的状态，必须首先读取MRAM设备的初始状态，并与待写入的状态进行比较。然后只有当所存储的状态与待写入的状态不同时，对MRAM设备写入。据介绍，这种方法的一个优点是降低了功耗，这是因为只有不相同的位被切换。该专利申请没有介绍执行连续的读和写的方法。根据本发明的存储器位图可以有效地用于新的MRAM设备中，以获得高性能。
根据从属权利要求3的方法，数据字包括由字存储器地址所表示的多个连续位bi(i＝1…N)；读/写电路可用于将字存储器地址转换为相应的位b1的物理存储地址，其中该位b1的物理存储器地址包括字线号y1和位线号x1，并通过每次增加位线号以及改变字线号(yi+1≠yi)而为字中的连续位产生各自的位地址。增加位线号是为连续位产生不同的位线号的一种简单方法。增加值优选为1，但也可以是不同的值。这种值可以是固定值或者是位的位置特定值。以这种方式，可以获得将字映射到存储单元的各种图案。可以理解，如果字线和位线相互交换，也可以使用相同的原则。
在优选的映射中，以传统的方式确定位线号，并对字线号进行简单转换。根据从属权利要求4的方法，读/写电路可用于如下地确定yi+1
yi+1＝y1+((x1+i+1)MOD2)，如果y1是奇数，以及yi+1＝y1-((x1+i+1)MOD2)，如果y1是偶数，这里i＝1…N-1。
通常，对于一个字内的连续位，位线号每次增加1(这样对于两个连续的位就会自动地不同)。一个字内的连续位的字线号通常是相同的。在优选实施例中，字线在字内的连续位的两个值之间触发，以给出Z字形图案。应当理解其他的映射也是可能的。
根据从属权利要求5的方法，读/写电路可用于映射一组具有各个连续地址的多个字，从而对于该组中的每个字Wi和Wk，字Wi在顺序上的最后一位和字Wk在顺序上的第一位映射到位于不同的字线和不同的位线相交叉的区域的相应的一对存储单元。以这种方式，就可以对覆盖多个连续字的位序列继续执行并行的操作。也可以连续地访问在该组中随机选出的字，而不必等待。
优选地，存储阵列是0T1MTJ MRAM，其中每个存储单元包括磁隧道结。每个存储单元可包括与该磁隧道结串联电连接的选择器件。这种选择器件可以是二极管，或者是具有非线性V-I特性的器件。
为了满足本发明的目的，一种将用于访问非易失性存储器中的数据字的地址转换为存储器位置的标识序列的方法，其中数据字包括由字存储器地址表示的多个连续位bi(i＝1…N)，该方法包括将字存储器地址转换为相应的位b1的物理存储器地址，其中该位b1的物理存储器地址包括字线号y1和位线号x1，并通过改变位线号(xi+1≠xi)以及改变字线号(yi+1≠yi)而为字中的连续位产生各自的位地址，这里i＝1…N-1。
本发明的这些和其它方面将通过参考下文描述的实施例进行阐明并变得显而易见。
附图简述在附图中图1示出了具有MTJ单元的纵横存储器；图2示出了根据本发明用于第一组字的一个示意性映射图案；图3示出了根据本发明用于第二组字的一个示意性映射图案；图4示出了用于0T1MTJ MRAM的偏置电平的第一实施例；以及图5示出了用于0T1MTJ MRAM的偏置电平的第二实施例。
优选实施例图1示出了其中可以使用本发明的MRAM，例如公知的0T1MTJMRAM。磁阻存储单元的MRAM阵列包括一组在第一水平面上作为平行字线WL1、WL2和WL3的导电轨迹，以及一组在第二水平面上作为平行位线BL1、BL2和BL3的导电轨迹。位线朝向不同的方向，通常与字线呈直角，所以从上面看时两组线交叉。存储单元，例如典型的存储单元10，位于垂直地间隔在线之间的交叉区域中的字线和位线的每个交叉点上。以垂直叠层的形式设置存储单元10，并且其可包括选择器件7和磁隧道结(MTJ)8。优选地，该选择器件不是晶体管(transistor-less)，例如是二极管，或者是具有非线性V-I特性的器件。典型地，MTJ存储元件包括分层的结构，其中包含固定或不能动的铁磁层(PFL)、自由铁磁层(FFL)和它们之间的电介质阻挡。磁隧道结可以是公知的MTJ，例如是US5,640,343中介绍的那一种。在优选实施例中，MTJ对应于未提前公开的专利申请WO03034437中介绍的单元。在示意性的实施例中，至少FFL包括合成的反铁磁层。合成的反铁磁层材料包括至少两个铁磁层，它们反铁磁地耦合在一起。优选地，通过在每个相邻的铁磁层之间夹入反铁磁耦合分隔层，来反铁磁地耦合所述铁磁层。合成的反铁磁层材料可以是铁磁层/反铁磁耦合分隔层/铁磁层的三层结构。与图1所示的结构不同，对于这些MTJ，优选至少铁磁层(包括感应的各向异性和/或形状各向异性)的易磁化轴设置为字线和数字线(digit line)之间的45度角。可以为PFL设置相同的各向异性取向。
WO03034437还介绍了一种所谓的“触发写”方法。当使用该触发写方法的时候，需要在写之前确定MRAM器件的初始状态，这是因为在每次对MRAM器件进行写入的时候切换该状态，只要是为字线和数字线两者选择相同极性的电流脉冲而不管电流的方向。例如，如果最初存储的是“1”，那么在一个正电流脉冲序列流经字线和数字线之后，该器件的状态将被切换为“0”。在存储的“0”状态上重复正电流脉冲序列使其回到“1”。这样，为了能够向存储元件写入所需状态，必须首先读取MRAM器件的初始状态，并与要写入的状态进行比较。这种读取和比较需要额外的逻辑电路，包括用于存储信息的缓冲器和用于比较存储状态的比较器。然后只在所存储的状态与要写入的状态不同时对MRAM器件进行写入。这种方法的一个优点是降低了功耗，这是因为只有不相同的位被切换。使用触发写方法的另一优点是只需要单极性电压，从而可以使用较小的N沟道晶体管来驱动MRAM器件。当1T1MTJ存储器类型中使用这种存储器叠层时，对一个单元写入并且同时读取下一单元就是可能的，这是因为数字线(用于写入的两条线中的一条)与读取电流通路分离。然而，如果在0T1MTJ存储器类型中使用所述叠层，读和写操作两者共享相同的一组位线和字线。这意味着“触发写”模式总是要在写之前进行读，这样明显增加了总的写时间。根据本发明的存储器位图提供了对此的解决方案。
在通常的RAM技术中，以完整的字来分类及管理信息。每个字由多个位构成，例如4、8或16位等等。典型地，这些字自身可以被随机访问。字中的单个位不能被随机访问。需要访问一个位的应用程序只能不得不读取整个字。为了对一个字进行读或写操作，应用程序指定了字地址。读/写电路将该字地址转换为与包含该字的第一位的存储单元相应的物理字线号和位线号。读/写电路然后通过将位线号增加1并访问该存储单元直至完成整个字的访问，来访问该字的所有连续位。在每个字中，位以物理行顺序来设置；这意味着字中的连续位落在同一行中。所有的位和字在存储器位图中都有它们固定的地址。位存储器映射图2示出了根据本发明的存储阵列，其中存储器位图被重新定义，从而使一个字中的位序列不遵循传统的直列顺序。根据本发明，一个字中的相邻位不共享相同的位线也不共享相同的字线。本发明将针对0T1MTJ MRAM进行介绍，但原则上本发明可以用于使用(或需要)有条件的位的写入(例如为省电)或两个连续位的并行读和写的任意存储器阵列。特别地，根据本发明的映射允许写-同时-读的操作，而不引入任何额外的线。在图2的实例中，MRAM阵列包括8列6行，并且一个字包含4位。实际上，以上数字可以不同。在两个不同的金属化平面上有两组正交的线。一组被称为位线(列方向)，由BL1至BL8所示出；另一组被称为字线(行方向)，由WL1至WL6所示出。存储元件(MTJ-二极管叠层)位于这些线的交叉点上。如存储元件210所示。在该实例中，存储元件包括一个与MTJ 214串联的选择器件212。该选择器件可以是二极管或者是具有非线性V-I特性的器件，但也可以使用任何其它合适的0T1MTJ存储单元。
在常规的位图中，第一字(字1)包含单元(1-1)、(2-1)、(3-1)、(4-1)，这里第一个索引表示列号(位线)而第二个索引表示行号。字2包含位(5-1)、(6-1)、(7-1)、(8-1)等等。在这种情况下，同一字的位存在于同一行中。在根据本发明的存储阵列中，打破了这种直列顺序。图2示出了实现这种阵列的合适的图案。在该实例中，建议以Z字形顺序来存储字的连续位字1包含(1-1)、(2-2)、(3-1)、(4-2)；字2包含(5-1)、(6-2)、(7-1)、(8-2)等等，直至右下角的字6。位访问顺序如图2中的用于字1和2的箭头所示。从字1到字6的所有字占用灰色的单元，其占全部单元的一半。这6个字组成第一组字，称为组1。图3示出了第二组字，称为组2以相似的方式填充包含所有白色单元的剩余的阵列。
可以理解许多映射都是可能的。一种有效的方式是先将字地址转换为该字的第一位的物理地址，这里该字地址例如是由处理器在程序控制之下所指定的。该物理地址包括位线号和字线号。在这里给出的实例中，假设字包括偶数个位，并且偶数个字适合一条字线。本领域的技术人员能够适应性地为不同大小的存储器进行映射。使用如下定义·MA是字地址，例如由微处理器所提供，从MA＝1开始第一个字；·Nw是行中的字的数量；·Nr是阵列的行号或字线号；·Ws是字的大小(字中的位的数量)；·Na是阵列中的总位数。
将字存储器地址转换为图2和3的Z字形图案的第一位和随后的位的物理地址可以描述成如下所述对于组1中的字(即，MA＜＝Na/(Ws/2))x1＝[(MA-1)MOD Nw]*Ws+1y1＝[(MA+Nw-1)DIV Nw]*2-1xi+i＝xi+1yi+1＝y1+((x1+i+1)MOD 2)对于组2中的字(即MA＞Na/Ws/2)x1＝[(MA-1)MOD Nw]*Ws+1y1＝[(MA+Nw-1)DIV Nw]*2-Nr
xi+1＝xi+1yi+1＝y1-((x1+i+1)MOD 2)MOD是返回除法的余数的函数。这意味着当x是偶数时(x MOD 2)是0而x是奇数时(x MOD 2)是1。在优选的实施例中，连续的位线号是通过增加位线号而产生的。原则上，增量系数是可选的。优选地，增量是1。如此，使用xi表示具有N位的字中的位bi的位线号(i＝1至N)，则其简单地遵循xi+1＝xi+1。
原则上，对于每一对连续的位，也可以通过增加字线号来实现字线号的改变。如上所述，可以按固定的因子，优选为1，来进行这种增加。可以理解，如果到达了阵列的边界就需要将校正措施留在边界之内(例如包括对阵列的字线数执行取模操作)。为了获得Z字形图案，不生成顺序增加的字线号，而是会执行触发操作。这种触发可以用许多方式来表示，例如上述的方式。该公式示出，与传统存储器映射相比较，只需要改变行号(y)的映射，而列号(x)以通常的方式来确定。可以理解的是，可以容易地获得许多不同的Z字形图案。
字存储器映射在优选的实施例中，读/写电路可用于将由多个字Wi形成的组与相应的连续地址进行映射，使得字Wi的在顺序上的最后一位和字Wi+ 1的在顺序上的第一位映射到相应的一对存储单元，其中这对存储单元位于不同字线和不同位线两者相交叉的区域上。更普遍地，对于该组中的所有字Wi和Wk，字Wi的在顺序上的最后一位和字Wk的在顺序上的第一位映射到相应的一对存储单元，其中这对存储单元位于不同字线和不同位线两者相交叉的区域上。这使得可以快速连续地访问该组中随机选取的字。使用图2中的Z字形图案，组1中的所有字开始于一个(奇-奇)位，结束于一个(偶-偶)位。以这种方式，从组1的字的最后一位到组1的另一个字的第一位的转换涉及到位线(从偶数到奇数)和字线(也是从偶数到奇数)两者的改变。因此，在组1中，连续的位操作，例如写入位i的同时读取位i+1也可以延续到跨越字的字边界。从图3中可以发现，组2中的所有字都开始于一个(奇-偶)位并结束于一个(偶-奇)位，例如字7包含(1-2)、(2-1)、(3-2)、(4-1)，而字8包含(5-2)、(6-1)、(7-2)、(8-1)等等。这里操作可以再次继续扩展到组2中的字的字边界之外，这是因为从组2的一个字的最后一位到组2的另一个字的第一位的转换涉及到位线(从偶到奇)和字线(从奇到偶)两者的改变。在许多应用程序中，要连续地访问几个字。只要这些字落在同一组中，如将在下面详细描述的并行的读/写操作就总是可以的，而不会使循环变得松散。本领域的技术人员能够容易地确定遵循上述规则的多组连续的字。依赖于所选择的用于在一个字中确定位图的算法，一种设计一个组的方法是使用一个具有大量的位的假想字，并使用该算法将该长字映射到存储器。每当达到一个字的实际数量的位时，该长字就被分割成分离的字。
同时读取和写入如权利要求1所要求的非易失性存储阵列，其中通过读取位bi的当前值，并且仅在当前值与bi的新的值不同时才执行对位bi的写操作；并且同时执行对位bi有条件的写操作和对位bi+1的读操作，则该读/写电路就可用于对具有多个连续位bi(i＝1…N)的数据字进行写入。作为一个实例，假设某时刻要求存储器对属于组1的字1写入4个位(图2)。开始读取单元(1-1)，然后获取该单元上的信息，仅在需要改变该内容时才对单元(1-1)执行写操作。同时，存储器可以执行对下一单元的读操作，也就是单元(2-2)。因为单元(2-2)不与单元(1-1)共享任一条线，对单元(2-2)的读取不会受到对单元(1-1)的写入的干扰。接着，当如果如所期望地存储器进行到对单元(2-2)的写入时，同时，开始读取下一单元(3-1)。在对单元(4-2)的写入同时读取要被写入的下一字的第一单元时结束对字1的写顺序。假设下一字是字2。则该顺序就是写(5-1)同时读(6-2)，写(6-2)同时读(7-1)，写(7-1)同时读(8-2)，写(8-2)同时读取要被写入的下一字的第一单元。事实上，下一字不必像上述实例那样是相邻的字。原则上，可在整个存储阵列中随机选择。只在要写入的下一字与前一字位于同一对字线但属于不同组时才会发生冲突。例如，如果在对字3写入之后对字10进行写入(它们属于不同的组并共享相同的字线3和4)。在这种情况下，存储控制器将决定在写入前一字的最后一位之后读取下一字的第一位。只有在这种条件下，才需要读取第一位的额外时间。然而，这种情况的可能性(或频率)是非常小的，也就是只有1/(行数)。事实上，行数至少是几百，这样冲突情况的可能性(或频率)就小于1％。
用于0T1MTJ MRAM的电路设计必须对常规MRAM电路进行修改，以便允许读-同时-写的操作。图2和3示出了用于0T1MTJ的根据本发明的示意性电路，其中在该0T1MTJ中使用与MTJ串联的选择器件，例如二极管。行选择电路220可同时将两条所选择的字线连接到两个分离的端子，连接到读出电路230的一个用于读取，而连接到行电流源240的另一个用于写入。电流接收器290也连接到字线用于排出电流。列选择电路270确保所选的位线将会连接到电流接收器250并且连接到列电流源260。未选择的位线和字线连接到合适的偏置电平上，如随后所述。通过这种设置，在对下一位进行读取的同时可以完成上一位的写入。存储器的读/写电路280负责将存储器的外部所需的输入地址转换到存储器内部的实际的Z字形位图(根据上面的公式)，并控制行选择电路220和列选择电路270正确地选择地址。许多方法可用于在读-同时-写的操作期间对所述线进行偏置，以便阻挡潜行电流，并且避免读和写同时发生时它们之间的相互干扰。
图4示出了将正确的偏置电平施加到单元上的第一实施例。在该实例中，给出了4×4单元的阵列。假设在读-同时-写操作期间，选择单元(2-2)进行写入同时选择单元(3-3)进行读取。原则上，由于同时进行读和写动作的复杂性，就必须有比常规情况所需要的更多的偏置电平，以便阻挡潜在的电流。在本实施例中，主要使用3个不同的电压电平V1＜V2＜V3。当存储器处于备用模式时，所有的位线都处在V3，而所有的字线都处在V2，这样所有的二极管都被反向偏置并且没有电流流过所述单元。在读-同时-写操作期间，位线2(BL2)的点B降低至V3’＜V3，而点A保持在V3以便拉动写电流Iwrite流经BL2(如图4B的上图所示)。类似地，字线2(WL2)的点D降低至V2’＜V2，而点C仍然处在V2以便产生流经WL2的第二写电流Iwrite。这两个写电流脉冲依照写策略可以具有不同的定时。在这里所示的情况下，这两个脉冲具有相同的定时。选择电压电平以满足下面的关系式V3＞V3’＞V2＞V2’。只要存储阵列(或子阵列)不包含太多的单元这个关系式就是可行的。这是为了确保线的电阻不会太大(由于是长线)，因此线的端部之间的电压降(即，V3-V3’或V2-V2’)不会太大，以便使差值V3-V2’仍然保持为小于芯片的电源电压。例如，计算结果示出，对于厚度为150nm、宽度为200nm以及长度约为100μm(等于一个维度内大约＞300个单元)的Cu线，如果需要10mA来写入，那么线的端部之间的电压降约为0.5V。采用典型的3V的芯片电源电压，所提及的关系式也是可行的。上述关系式是为确保在写期间，整个阵列中的所有二极管都是反向偏置的。
现在参考读动作，同时将BL3设置为V2”＜V2(见图4B的中间图)以便产生从WL3(仍然处在V2)经由单元(3-3)流到BL3的读出电流，如图4A所示。差值V2-V2”相对较小，在几百mV的量级。同样在同一时刻，所有未选择的字线，即WL1和WL4被偏置到小于V2”的V1上(图4B的下图)。在该实例中不强制使V1一定大于V2’；它也可以较小。在图4的实例中，选择单元(2-2)进行写入，同时选择单元(3-3)进行读取。写电流流经粗黑色的路径，而读取(读出)电流流经灰色的路径。
采用上述偏置方案，在读-同时-写操作期间，所有的二极管都被反向偏置，从而除了正在被读出的二极管(3-3)及有时二极管(3-2)之外，不会导通电流。二极管(3-3)被正向偏置，这样使得读出电流从读出电路流至电流接收器。通过将该电流转换为读出电路中的电压，就可以检测单元(3-3)的状态。有时，二极管(3-2)也可以被正向偏置。这种情况在当该二极管位于字线的点C的末端附近的时候可能会发生，这样二极管的p电极的电压可能会大于n电极，即在V2”上偏置。小电流将从写电流中潜出(sneak)，并流过单元(3-2)与读出电流结合，结果在点F产生有些高的电流。然而，这种情况不会引起任何问题，这是因为读出电路只读出流经点E从而流经所选择的单元(3-3)的电流。流经(3-2)的电流将从WL2中的写电流提取一定量。然而，与写电流相比，它是可以被忽略的小，并且不会影响写操作。
在第一实施例中，在读-同时-写操作期间，有时候小量的写电流可能会泄漏到读出路径中，即使已经证明这不会引起问题。图5示出了采用不同的偏置方案的第二实施例。这种方案的优点是它完全阻挡了所有的潜行电流。图5B所示的图中给出了用于偏置的电压电平的关系V3＞V3’＞V2＞V2’＞V1＞V1’。差值V3-V3’和V1-V1’分别是在写入期间位线和字线上的电压降。差值V2-V2’用于产生流经读出路径的读出电流。由于写电流比读电流大得多，因此V2-V2’小于V3-V3’或V1-V1’。必须这样设计阵列，以便满足所提及的关系式，并且所有电平中的总差值必须在芯片的电源电压之内。在备用期间，所有位线都在V3上偏置，而所有的字线都在V1上偏置。由于所有的二极管都被反向偏置，因此它们都被阻挡。在读-同时-写操作期间，BL2的点B下拉至V3’以产生写电流。类似地，WL2的点D下拉至V1’以引出写电流。同时BL3被设置为V2’而WL3升高至V2，在二极管(3-3)上产生正向偏置，从而使读出电流流经单元(3-3)。在这种情况下，所有的二极管都被反向偏置并被阻挡，除了正在被读取的单元的二极管(3-3)。在图5中，选择单元(2-2)进行写入，同时选择单元(3-3)进行读取。写电流流经粗黑色的路径，而读取(读出)电流流经灰色的路径。
可以理解本发明不限于MRAM结构，其中该MRAM结构包括沉积在p-n结二极管叠层顶部上的MTJ叠层。它同样也可应用于包含MTJ叠层和作为选择器件的叠层的任意结构，其中该叠层例如是非线性金属-绝缘体-金属叠层、浮垫(Camel)二极管、平面掺杂的阻挡器件或反向二极管。本领域的技术人员能够为这些情形设计不同的偏置方案。
值得注意的是，上述实施例示出了本发明，而不是限制了本发明，并且本领域的技术人员在不背离所附权利要求书的范围的情况下可以设计许多可选择的实施例。在权利要求书中，不应该将括号中的任何参考标记看成是对权利要求的限制。词“包括”和“包含”并不排除不同于权利要求所列出的其它元件或步骤的存在。
权利要求
1.一种非易失性存储阵列，包括第一组多条导电线(以下称为“字线”)；第二组多条导电线(以下称为“位线”)；多个存储单元，每个存储单元位于所述字线之一和所述位线之一的交叉区域；以及读/写电路，用于读/写包括多个位的数据字；该电路可用于将该数据字的每对连续位映射到位于不同字线和不同位线两者交叉的区域的相应的一对存储单元。
2.如权利要求1所述的非易失性存储阵列，其中通过读取位bi(i＝1...N)的当前值，并且只在该当前值与bi的新值不同时执行对位bi的写操作；以及同时执行对位bi的有条件的写操作和对位bi+1的读操作，该读/写电路可用于写入具有多个连续位bi的数据字。
3.如权利要求1所述的非易失性存储阵列，其中数据字包括由字存储器地址所表示的多个连续位bi(i＝1...N)；所述读/写电路可用于将所述字存储器地址转换为相应的位b1的物理存储器地址，其中该位b1的物理存储器地址包括字线号y1和位线号x1，并通过每次增加所述位线号以及改变所述字线号(yi+1≠yi)来为该字中的所述连续位产生各自的位地址。
4.如权利要求3所述的非易失性存储阵列，其中所述读/写电路可用于确定yi+1为yi+1＝y1+((x1+i+1)MOD 2)，如果y1是奇数，以及yi+1＝y1-((x1+i+1)MOD 2)，如果y1是偶数，这里i＝1...N-1。
5.如权利要求1所述的非易失性存储阵列，其中所述读/写电路可用于映射一组具有各自连续地址的多个字，从而对于该组中的每个字Wi和Wk，将字Wi的在顺序上的最后一位和字Wk的在顺序上的第一位映射到位于不同的字线和不同的位线两者相交叉的区域的相应的一对存储单元。
6.如权利要求1所述的非易失性存储阵列，其中每个存储单元包括磁隧道结。
7.如权利要求6所述的非易失性存储阵列，其中每个存储单元包括与该磁隧道结串联电连接的选择器件。
8.一种将用于访问如权利要求1所述的非易失性存储器中的数据字的地址转换为存储器位置的标识序列的方法，其中数据字包括由字存储器地址表示的多个连续位bi(i＝1...N)；该方法包括将所述字存储器地址转换为相应的位b1的物理存储器地址，其中该位b1的物理存储器地址包括字线号y1和位线号x1，并通过改变所述位线号(xi+1≠xi)以及改变所述字线号(yi+1≠yi)来为该字中的所述连续位产生各自的位地址，这里i＝1...N-1。
9.如权利要求8所述的转换地址的方法，其中改变所述位线号的所述步骤包括增加所述位线号。
10.如权利要求9所述的转换地址的方法，其中改变所述字线号的所述步骤包括将yi+1确定为yi+1＝y1+((x1+i+1)MOD 2)，如果y1是奇数，以及yi+1＝y1-((x1+i+1)MOD 2)，如果y1是偶数，这里i＝1...N-1。
全文摘要
非易失性存储阵列包括由字线WL1，...，WL6和位线BL1，...，BL8所组成的网格。在多个存储单元210中，每个存储单元位于一条字线和一条位线的交叉区域。用于读/写包括多个位的数据字的读/写电路280可用于将数据字的每一对连续位映射到位于不同的字线和不同的位线两者的交叉区域的相应的一对存储单元。
文档编号G11C7/10GK1777956SQ200480007254
公开日2006年5月24日 申请日期2004年3月17日 优先权日2003年3月20日
发明者黎藩·金 申请人:皇家飞利浦电子股份有限公司