专利名称：开放位线结构的全强度可测试存储器设备及其测试方法
技术领域：
本发明一般涉及存储器设备，特别涉及具有开放位线结构的存储器设备，以及测试存储器设备的方法。
背景技术：
通常，在具有开放位线结构的存储器设备中，感测放大器被安置在子阵列之间。每一个感测放大器都连接到两条位线上，每一条位线都连接到相邻的子阵列的存储器单元。但是，位于存储器阵列的边缘处的子阵列中的一些位线没有连接到感测放大器(下文中称为“虚位线”)。虚位线连接到虚存储器单元。
在具有开放位线结构的存储器设备中，子阵列的位线相互交错(interleave)。子阵列的一条位线连接到在该子阵列的一边上的一个感测放大器上，而相邻的位线连接到在该子阵列的另一边上的另一个感测放大器上。但是，边缘子阵列具有与普通位线相交错的虚位线。每一条虚位线被安置在两条位线之间，并且每一条普通位线被安置在两条虚位线之间。
在图1中所说明的具有传统的开放位线结构的存储器设备中，虚位线DUMMY总是连接到固定电压(通常，为VCC/2)。当对存储器单元的子阵列执行强度测试时就出现了问题。
例如，在测试期间将测试图案施加到存储器单元。该测试图案可以被设置使得其包括由诸如电源电压VCC和地电压VSS的不同电压所表示的随机数据。例如，可以分别由电源电压VCC和地电压VSS来控制相邻的位线BI T和/BIT。在测试期间将电源电压VCC和地电压VSS的测试图案写入到存储器单元中类似于在正常操作期间将具有逻辑“1”和“0”的数据写入到存储器单元中。在这种方式中，连接到存储器单元的位线BIT和/BIT由相反的电源电压VCC和地电压VSS来控制。施加这种强度测试来找出在存储器单元或位线之间的缺陷。
但是，在如图1中所说明的具有传统的开放位线结构的存储器设备中，虚位线DUMMY总是连接到电压VCC/2。在边缘子阵列30的正常位线31和虚位线DUMMY之间的电压可能仅仅由在电压VCC和电压VCC/2之间或在电压VSS和电压VCC/2之间的电压差来控制。这意味着边缘子阵列30的存储器单元或位线仅仅经受了非边缘子阵列50的存储器单元或位线所经受的强度的一半强度。
结果是，在具有传统的开放位线结构的存储器设备中，在测试期间没有充分地强化边缘子阵列30的存储器单元或位线。结果是，在非边缘子阵列50中可检测出的缺陷可能在边缘子阵列30中没有被检测出来。
发明内容
本发明的实施例包括存储器设备，具有包括虚存储器单元的开放位线结构；虚位线，连接到所述虚存储器单元，其中所述虚位线在正常操作模式期间连接到固定电压；以及电压控制器，连接到所述虚位线，其中所述电压控制器在测试模式期间将第一可变控制电压和第二可变控制电压提供到所述虚位线，其中所述第一可变控制电压和所述第二可变控制电压具有与固定电压的电平不相同的电平。
从下面结合附图的详细描述中，本发明的上述和其它目标、特征和优点将更加清楚地被理解，其中图1是说明具有传统的开放位线结构的存储器设备的图；图2是说明具有根据本发明一个实施例的开放位线结构的存储器设备的方框图；图3是说明图2的存储器设备的存储器阵列和电压控制器的一部分的图；图4更详细地说明图3的存储器阵列的一部分；图5a和5b分别为图3的电压控制器的一个例子的方框图和详细的电路图；图6a和6b分别为图3的电压控制器的另一个例子的方框图和详细的电路图；以及图7是说明包括根据本发明一个实施例的存储器设备的系统的图。
具体实施例方式
现在应该参照附图，其中贯穿于不同的附图都使用相同的附图标记来指定相同或相似的部件。结合附图详细地描述各实施例。
图2是说明具有根据一个实施例的开放位线结构的存储器设备MEMDEV的方框图。存储器设备MEMDEV包括存储器阵列100。存储器阵列100包括在行和列中排列的存储器单元。行解码器210和列解码器220访问与通过地址线230提供的地址相对应的行和列。经由数据线240向存储器设备MEMDEV发送数据以及从存储器设备MEMDEV接收数据。存储器控制器250控制来去存储器设备MEMDEV的数据通信。在这种情况下，响应于在控制线260上的输入信号，通过输入电路270和输出电路280执行数据通信。存储器控制器250通过控制线260接收输入信号，以及确定存储器设备MEMDEV的操作模式，包括读取、写入、或测试模式。在线260上的输入信号包括外部时钟XCLK、行访问选通/RAS、列访问选通/CAS以及写入使能/WE，但是不限于这些信号。
存储器设备MEMDEV还包括电压控制器290。电压控制器290在存储器设备MEMDEV的正常操作期间提供固定电压。该固定电压被施加到连接到虚位线的电压总线上。电压控制器290在测试操作期间利用第一可变电压和第二可变电压来替换固定电压。第一可变电压和第二可变电压在测试期间允许存储器单元100的所有存储器单元被基本上和平等地强化。
图2的存储器设备MEMDEV可以是动态随机存取存储器(DRAM)，或另一类型的存储器，诸如静态随机存取存储器(SRAM)或闪存。而且，DRAM可以是同步类型的DRAM，诸如同步图形随机存取存储器(SGRAM)、同步动态随机存取存储器(SDRAM)或SGRAM II、双数据率静态DRAM(DDR SDRAM)、以及以商标Synchlink或Rambus出售的DRAM。图2，描述了存储器设备MEMDEV，被简化来表示本发明的一个实施例。对于本领域技术人员来说非常明显的是，附图没有详细说明存储器设备的所有特征。
图3是说明连接到图2的电压控制器290的存储器阵列100的一部分的图。如图3中所说明的，存储器阵列100包括非边缘子阵列150和边缘子阵列130。为了简单起见，图3中说明了仅仅两个非边缘子阵列150。以单一方向来排列子阵列130和150。该排列从第一边缘101延伸到第二边缘102。边缘子阵列130位于第一边缘101和第二边缘102处。非边缘子阵列150被插入到边缘子阵列130之间。在图3中，对存储器阵列100进行了简化，以便按照单一方向排列来说明非边缘子阵列150和边缘子阵列130。但是，在其它的实施例中，存储器阵列100可以包括在第一边缘101和第二边缘102之间的边缘。在这些实施例中，边缘子阵列的总数大于2。
存储器阵列100包括由图3中的点所指示的存储器单元135、137和155。存储器阵列100具有开放位线结构，其中存储器单元位于行和列的交点处。在图3中，用箭头来指示行和列方向。而且，在相同的列中的存储器单元连接到相同的位线BIT或/BIT。在同一行中的存储器单元连接到同一字线WL。位线彼此之间相交错，以及激活的字线WL穿过位于各个位线BIT和/BIT上的存储器单元。存储器单元135和155是为用来存储数据位的存储器阵列100的操作所使用的正常存储器单元。
存储器阵列100还包括感测放大器122和位线131、133_1、133_2、151和153。位线131、151和153是将正常存储器单元135和155连接到位于子阵列130和150之间的感测放大器122的正常位线。位线133_1和133_2是经由第一和第二电压总线103和104连接到电压控制器290的虚位线。施加到位线133_1上的电压VCON1可以是第一可变控制电压，以及施加到位线133_2上的电压VCON2可以是第二可变控制电压。
图3的存储器阵列100具有一种其中位线相互交错的开放位线结构。相同的子阵列的两条相邻位线连接到不同的感测放大器。例如，子阵列150的位线151连接到一个感测放大器122，而同一子阵列150的相邻位线153连接到另一个感测放大器122。类似地，在边缘子阵列130中，虚位线133_1和133_2同样也与正常位线131相交错。虚位线133_1和133_2中的每一条都相邻于两条正常位线131，反之每一条正常位线131都相邻于两条虚位线133_1和133_2。
图4更详细地说明图3的存储器阵列100的一部分。在图4中，参考字母C0表示与图3的存储器单元135相类似的正常存储器单元。参考字母C1和C2表示与图3的存储器单元137相类似的虚存储器单元。参考字母C3和C4表示与图3的存储器单元155相类似的正常存储器单元。存储器单元C0、C1和C2是在边缘子阵列130中所包括的存储器单元。存储器单元C3和C4是在非边缘子阵列150中所包括的存储器单元。存储器单元C0和C3分别位于位线131和151上，该位线131和151位于感测放大器122的边上。存储器单元C4连接到位线153，该位线153连接到另一个感测放大器122。但是，存储器单元C1和C2连接到虚位线133_1和133_2，该虚位线133_1和133_2连接到电压控制器290。在图4中，由参考字母R1和R2来指定可能在两个存储器单元或位线之间发生的缺陷。
在测试模式期间，电压控制器290能利用第一可变控制电压和第二可变控制电压来替换施加到虚位线133_1和133_2上的电压VCON1和VCON2。
图5a和图5b分别为图3的电压控制器290的一个例子的方框图和详细电路图。图5a和图5b的电压控制器290包括用于提供电压VCON1的第一可变控制电压产生单元291和用于提供电压VCON2的第二可变控制电压产生单元292。
参照图5a和图5b，在其中第一和第二测试控制信号XTM1和XTM2是在状态“L”中的正常操作模式期间，传送选通门291a和292a接通而其它的传送选通门291b和292b关闭。因此，电压VCON1和VCON2被控制到固定电压，例如，VCC/2，从而将VCC/2的固定电压施加到虚位线上。
在其中第一测试控制信号XTM1和/或第二测试控制信号XTM2被设置到状态“H”的测试模式中，利用由模式寄存器组MRS所提供的第一可变控制电压VTM1和第二可变控制电压VTM2来替换电压VCON1和VCON2。第一和第二可变控制电压VTM1和VTM2可以独立为电源电压VCC或地电压VSS。因此，电压VCON1和VCON2可以由电源电压VCC或地电压VSS来独立地控制。结果是，在存储器设备中，在测试期间可以完全强化边缘子阵列的存储器单元或位线。
而且，在其中第一测试控制信号XTM1或第二测试控制信号XTM2中的仅仅一个是在状态“H”的测试模式中，被控制到状态“L”的侧的电压被维持在VCC/2的固定电压处。
结果是，在通过使用图5a和图5b的电压控制器290来实现的一个实施例中，可以将各种组合的电压提供到虚位线133_1和133_2，该虚位线133_1和133_2相邻于在边缘子阵列中所包括的正常位线131(参照图3)。例如，可以将电压VCON1和VCON2控制到VCC和VSS、VCC和VCC/2、VSS和VCC/2等。结果是，对于边缘子阵列130，在与非边缘子阵列150的那些条件相同的条件下能进行各种测试。
图6a和6b分别为图3的电压控制器290的另一个例子的方框图和详细的电路图。图6a和图6b的电压控制器290相似于图5a和图5b的电压控制器290。图6a和图6b的电压控制器290不同于图5a和图5b的电压控制器290之处在于提供到第一可变控制电压产生单元293和第二可变控制电压产生单元294的第一和第二可变控制电压VIO_A和VIO_B不是从模式寄存器组MRS来提供，而是从用于发送从外部输入的数据的数据线之一来提供。因此，电压VCON1和VCON2是基于在测试模式期间输入到存储器设备100的数据的电压。
优选地，同样也将提供到相邻非边缘子阵列150的位线153的数据值施加到位于相同的列中的虚位线133_1上。因此，在配有图6a和图6b的电压控制器290的存储器设备中，能在与非边缘子阵列150的那些条件相同的条件下对边缘子阵列130进行测试。
图7说明了一种包括存储器设备MEMDEV和处理器PROC的系统。存储器设备MEMDEV包括结合图2所描述的存储器设备100。处理器PROC可以是微处理器、数字信号处理器、嵌入式处理器、微控制器、或类似。处理器PROC和存储器设备MEMDEV通过使用在线720上的地址信号、在线730上的控制信号以及在线710上的数据信号来彼此进行通信。
另一个实施例是一种测试存储器设备的方法。在正常操作模式期间将固定电压施加到边缘子阵列的虚位线上。但是，在测试模式期间，利用与固定电压不同的电压来替换施加到虚位线的固定电压。将不同的电压施加到至少一条虚位线上。该不同电压可以是，例如，电源电压、地电压或施加到与虚位线相同的列中的位线上的电压。在这种方法中，将平等地测试所有子阵列。
虽然为了说明性的目的而已经公开了本发明的优选实施例，但是本领域技术人员将理解，在没有脱离如所附权利要求中所公开的本发明的范围和精神的情况下，各种修改、添加和替换是可能的。
本申请要求在韩国知识产权局提交的韩国专利申请第2005-12262号、申请日为2005年02月15日的优先权。这里整体上引用上述申请的所有公开内容作为参考。
权利要求
1.一种具有开放位线结构的存储器设备，包括多个虚存储器单元；多条虚位线，连接到所述虚存储器单元，所述虚位线在正常操作模式期间将所述虚存储器单元连接到固定电压；以及电压控制器，连接到所述虚位线，所述电压控制器用来在测试模式期间将第一可变控制电压提供到所述虚位线的第一子集以及将第二可变控制电压提供到所述虚位线的第二子集，所述第一可变控制电压和所述第二可变控制电压中的至少一个具有与所述固定电压的电压电平不同的电压电平。
2.根据权利要求1所述的存储器设备，其中，所述第一可变控制电压是从电源电压和地电压之中选出的电压。
3.根据权利要求1所述的存储器设备，其中，所述第二可变控制电压是从电源电压和地电压之中选出的电压。
4.根据权利要求1所述的存储器设备，其中，所述第一可变控制电压和所述第二可变控制电压彼此不相同。
5.根据权利要求1所述的存储器设备，其中，所述第一可变控制电压是基于在所述测试模式期间的所述存储器设备的第一数据线的电压。
6.根据权利要求5所述的存储器设备，其中，所述第二可变控制电压是基于在所述测试模式期间的所述存储器设备的第二数据线的电压。
7.根据权利要求1所述的存储器设备，还包括多个正常存储器单元，该正常存储器单元和虚存储器单元被分组到多个子阵列中，该子阵列以单一方向排列在所述存储器设备的存储器阵列的第一边缘和第二边缘之间，以及所述虚存储器单元位于处在所述第一和第二边缘处的所述子阵列中。
8.一种具有开放位线结构的存储器设备，包括多个包括多个非边缘子阵列和多个边缘子阵列的子阵列，所述非边缘子阵列和所述边缘子阵列每一个都具有多条位线，所述边缘子阵列的所述位线具有彼此之间交错的多条正常位线和多条虚位线；第一电压总线；第二电压总线，所述边缘子阵列的所述虚位线中的每一条都连接到所述第一或第二电压总线；以及连接到所述第一和第二电压总线的电压控制器，所述电压控制器在测试模式期间用来分别将第一可变控制电压和第二可变控制电压提供到所述第一电压总线和所述第二电压总线，所述第一和第二可变控制电压中的至少一个具有不同于所述固定电压的电压。
9.根据权利要求8所述的存储器设备，其中，所述第一可变控制电压是从电源电压和地电压之中选出的电压。
10.根据权利要求9所述的存储器设备，其中，所述第二可变控制电压是从电源电压和地电压之中选出的电压。
11.根据权利要求8所述的存储器设备，其中，所述第一可变控制电压和所述第二可变控制电压彼此不相同。
12.根据权利要求8所述的存储器设备，其中，所述第一可变控制电压是基于所述存储器设备的第一数据线的电压。
13.根据权利要求12所述的存储器设备，其中，所述第二可变控制电压是基于所述存储器设备的第二数据线的电压。
14.一种用于测试具有开放位线结构的存储器设备的方法，包括从第一电压总线和第二电压总线断开固定电压，其中多个存储器单元中的多个子阵列中的多条虚位线中的每一条都连接到该第一和第二电压总线之一上；以及分别将第一可变控制电压和第二可变控制电压提供到该第一和第二电压总线上，其中所述第一可变控制电压和所述第二可变控制电压中的至少一个不同于所述固定电压。
15.根据权利要求14所述的方法，其中，所述第一可变控制电压是从电源电压和地电压之中选出的电压。
16.根据权利要求14所述的方法，其中，所述第二可变控制电压是从电源电压和地电压之中选出的电压。
17.根据权利要求14所述的方法，其中，所述第一可变控制电压和所述第二可变控制电压彼此不相同。
18.根据权利要求14所述的方法，其中，所述第一可变控制电压是基于在测试模式期间的所述存储器设备的第一数据线的电压。
19.根据权利要求18所述的方法，其中，所述第二可变控制电压是基于在测试模式期间的所述存储器设备的第二数据线的电压。
20.一种用于测试具有开放位线结构的存储器设备的方法，包括从多条虚位线断开固定电压；将第一可变控制电压连接到所述虚位线的第一子集上；以及将第二可变控制电压连接到所述虚位线的第二子集上，其中所述第一可变控制电压和所述第二可变控制电压中的至少一个不等于所述固定电压。
21.根据权利要求20所述的方法，其中，响应于测试模式信号来进行所述断开和连接。
22.根据权利要求20所述的方法，其中，所述虚位线是在存储器阵列的边缘处的存储器单元的子阵列的位线。
全文摘要
本发明提供了一种具有开放位线结构的全强度可测试存储器设备以及一种测试该存储器设备的方法。本发明的存储器设备包括虚位线以及连接到该虚位线的电压控制器。该电压控制器在测试模式期间交替地将第一可变控制电压和第二可变控制电压提供所述虚位线。根据测试该存储器设备的方法，在正常操作模式期间将固定电压提供到边缘子阵列的虚位线上。但是，在测试模式期间，利用电源电压和/或地电压来替换正施加到虚位线上的固定电压，从而可以平等地测试所有子阵列。
文档编号G11C29/00GK1822208SQ20051012946
公开日2006年8月23日 申请日期2005年12月9日 优先权日2005年2月15日
发明者朴基元, 黄泓善, 金成律 申请人:三星电子株式会社