专利名称：使用低压cmos晶体管的高压开关的制作方法
技术领域：
本发明涉及电子开关领域，更特别地，它涉及适于在CMOS工艺范围内实施的电子开关。尤其是，本发明涉及在其端子上接受与CMOS工艺相关的超过最大栅氧化层和/或结击穿电压的电子CMOS开关的领域。
背景技术：
在大量的电子设备和应用中使用电子接通/断开开关。例如，由于与其它实施工艺相比CMOS工艺所提供的许多优点，因此广泛地使用CMOS互补浮动开关。然而，CMOS工艺经受着固有的、即通常限制CMOS电路的可操作端子电压范围的最大栅氧化层和/或结击穿电压的影响。在现代工艺中，这通常将可用端子电压范围限制到5V或甚至更小，因此在许多应用中形成利用CMOS工艺的主要障碍，例如在有限电压范围导致无法接受的有限动态范围的应用中。
在支持使用较高片上电压但对于CMOS而言具有低压额定值的IC工艺的情况中，实施高压浮动CMOS开关的两种选择是已知的。1)添加厚的栅氧化层的选择，并且如果需要，高压p/n阱的选择。然而，这将增加制造过程的成本和复杂性，从而使得该解决方案不适合用于有成本效率的大规模生产。2)使用利用了自举技术的电路。图1中示出了这些现有技术的开关的实例，并且稍后在“具体实施方式
”部分对它们进行进一步的描述。
US 6,518,901描述了一种通过使用自举技术来提供较高输出电压的CMOS开关。然而，所述的CMOS开关仍然经受着有限的输入电压范围的影响，因此对于许多应用而言，这种CMOS开关的实际使用仍然非常有限。
发明内容
本发明的目的是提供一种电子开关，该电子开关能够通过使用标准工艺来实施，并且仍然接受通过特殊工艺所提供的超过正常额定值的输入和输出电压。本发明通过独立权利要求来限定。从属权利要求限定了有利实施例。
根据本发明的第一方面，通过提供包括下述的电开关来履行该目的-电开关元件，其具有输入端子、以及第一和第二电源(supply)端子，-从输入端子到地的第一分压器，以及-从输入端子到电源电压线的第二分压器，其中第一和第二分压器的中点被连接到开关元件的第一和第二电源端子中相应的电源端子。
第一和第二分压器用于向开关元件的电源端子提供浮动电源电压，该浮动电源电压始终处于与在输入端子处的电压无关的电压电源线上的电源电压范围内。因此能够轨到轨地驱动输入电压，同时能够将开关元件的所有临界击穿电压保持在浮动电源电压范围内。优选的是，开关元件包括形成互补晶体管对的nMOS晶体管和pMOS晶体管。
优选地使用至少第一和第二电阻器元件来实施第一和第二分压器，第一电阻器元件被连接到输入端子。优选的是，第一和第二分压器的第一电阻器元件显示出基本相同的电阻值。优选的是，第一和第二分压器的第二电阻器元件还显示出基本相同的电阻值。优选的是，第一和第二电阻器元件的电阻值之间的比基本等于α/(1-α)，其中α在0.0-1.0的范围内，例如在0.1-0.9的范围内，例如在0.2-0.8的范围内，例如在0.3-0.7的范围内，例如在0.4-0.6的范围内，举例来说例如0.5。优选的范围取决于开关元件的实际应用和工艺。
在优选的实施例中，第一和第二分压器的第一和第二电阻器元件的每个都与分离的电容器并联。优选的是，第一和第二电阻器元件分别与第一和第二电容器并联，并且其中第一和第二电容器的电容值之间的比基本等于α/(1-α)，其中α在0.0-1.0的范围内，例如在0.1-0.9的范围内，例如在0.2-0.8的范围内，例如在0.3-0.7的范围内，例如在0.4-0.6的范围内，举例来说例如0.5。优选的范围取决于开关元件的实际应用和工艺。通过使用与分压器的电阻器并联的电容器，实现开关元件的浮动电源电压与频率基本无关是可能的，并且来自寄生电容的可能影响被减少。另一去耦电容器可以被连接在第一和第二分压器的中点之间，以便进一步去耦分压器所提供的浮动电源电压。
开关元件进一步可以包括输入电压缓冲器，其被连接到输入端子，以便在与耦合到开关输入端子的高欧姆源一起使用开关的情况中避免输入端子的负载。
优选的是，以从由CMOS、BiCMOS、HVCMOS、DMOS和SOI组成的组中选择的工艺来实施开关元件。可以使用单片电路的方式来实施开关元件和分压器。
本发明的第二方面提供一种包括根据第一方面的多个电开关的开关系统。优选的是，开关被级联以便增大开关系统的最大差动开关电压。所述开关系统能够处理输入和输出之间扩展的最大差动电压。
在下文中参考附图来描述本发明，其中图1示出现有技术中能够提供高输出电压的CMOS接通/断开开关的问题的解决方案的两个实例的图，图2示出根据本发明一个实施例的CMOS开关的图，图3示出图2的实施例的等效图，图4示出级联多个图2所示的CMOS开关的优选实施例，图5示出以使用5V CMOS晶体管的BiCMOS工艺实施的10V开关的实施例的图，以及图6示出说明测量电阻与图5的开关的输入电压的关系的曲线图。
具体实施例方式
图1说明了针对CMOS开关的有限电压范围问题的两个上述现有技术解决方案。
图1的上部示出了具有电源电压VCC的标准CMOS互补开关。通常，所述开关被限于输入和输出在VCC范围内的电压，即通常为5V或更小。通过添加厚的栅氧化层的选择和(如果需要)高压p/n阱的选择可以获得高压形式的开关。然而，这将增加制造过程的成本和复杂性，从而该解决方案不适合用于有成本效率的大规模生产。
图1的下部示出了具有自举电路的CMOS开关以及说明电源电压VCC连同电压VL与VH以及表示为“i”的输入上的电压的曲线图。虚线表示可选的输入缓冲器。在图1下部的电路中，通过自举MOS晶体管的栅极和/或阱避免了击穿限制。如果需要自举阱，那么该工艺应该向nMOS和pMOS晶体管提供隔离阱。例如通过SOI、BiCMOS和HVCMOS，这是有可能的。自举的主要问题在于，一般自举的电压不能够通过电源电压。结果，在不恶化性能的情况下，轨到轨的操作是不可能的。
图2上部示出了根据本发明的一个实施例提供轨到轨电压摆动的CMOS开关电路。电路电源电压是VCC，输入被表示为“i”，以及输出被表示为“o”。使用从输入到地和电源的分压器来实施等于α倍VCC的浮动电源电压VH-VL。如所看到的那样，使用四个电阻器和四个电容器来实施分压器电路。浮动电源电压始终在与输入电压无关的电源电压范围内，例如如在图2下部的曲线图中所示。这是优于图1下部所示的现有技术电路的重要改进。
在图2的电路中，能够轨到轨地驱动输入电压V(in)，同时能够将所有临界端子电压保持在浮动电源电压范围内。这要求在端子“out”处的电压也处于浮动电源电压范围内。在开关的接通状态中，自动满足该条件，但是在开关的断开状态中，这取决于应用。结果，基本的开关在其输入端子具有轨到轨驱动，但是在断开状态中仍具有有限的差动驱动V(in，out)。
如果不从低欧姆源驱动开关，那么用虚线表示的可选电压缓冲器能够被添加以利用电阻性和电容性的分压器来避免输入引脚的负载。添加与电阻器并联的电容器使得浮动电源电压在理论上与频率无关并减少了寄生电容的影响。
图3借助于图2电路的等效图来进一步对此进行说明。在图3中，在VH和VL处增加了寄生电容Cp1和Cp2。另外，增加了浮动电源去耦电容器Cfs。对于低输入频率，浮动电源电压VH-VL等于α倍的VCC。对于高输入频率，VH-VL等于VH-VL≈αVCC+Cp2-Cp12Cfs+Cdiv*αVin]]>Cp2和Cp1之间的差ΔCp将导致有关下述的误差
αVin*ΔCp/(2Cfs+Cdiv).
增大Cfs或Cdiv能够减少寄生现象对浮动电源电压的影响。增大Cfs是有利的，因为它用去了四分之一的电容。另外，Cfs可以是面积有效的栅氧化层电容器，因为它在其端子两端具有固定的电压。分压电容器必须是线性电容器，因为它们的端子电压可以从零变化到多于电源电压的一半。
对于正确的操作而言，VH和VL的绝对值也是重要的。如果Cfs＞Cdiv，那么在VH和VL处的高频信号是VH≈VL≈CdivCdiv+(Cp1+Cp2)/2(1-α)Vin]]>为了减少寄生现象的影响，它们应该比Cdiv小。通过使得为电容划分而使用的电容器自适应来补偿寄生现象的影响也是可能的。实际上，这将是有问题的，因为寄生现象将是电压和布局相关的，并且它们将根据浮动开关的接通或断开状态而改变。为了具有鲁棒设计，该寄生现象应当优选地比Cdiv小得多。
图4示出了一种解决方案，其中通过提供具有级联的N个图2所示类型的开关的开关器件可以扩展图2的开关的最大差动电压V(in，out)。通过均具有输入“i”和输出“o”的矩形框来说明编号为1、2和N的每个开关。在断开状态中，每个开关两端的差动电压应该小于α倍的VCC。这通过电阻器阶梯(ladder)而容易地获得。如果在断开状态中允许该并联电阻器，那么该电阻器阶梯能够被直接连接到级联开关的外侧。否则必须使用以虚线表示的可选缓冲器。参见图2，这些缓冲器可以已存在于外部开关中。
通过改变浮动电源电压，能够控制在接通状态中浮动开关的电阻。这例如通过用(1-α)倍的图2中的R的值使得自适应两个电阻器而能够被获得。与这些电阻器串联的简单线性模式MOST将是一种选择。由于不影响电容划分，所以应该注意hf性能。
图5示出了以11V 0.6μm BiCMOS工艺实施的具有10V输入摆动的11欧姆浮动CMOS开关的实施例。BiCMOS工艺具有隔离的NMOS和PMOS晶体管，所述晶体管在Vgs、Vgd和栅阱电压上具有5.5V的额定值。浮动电源电压VH-VL等于作为CMOS晶体管的最大额定值的VCC/2。电容器C1-C4都是具有值为4pF的氮化物电容器，以便控制寄生电容器。另外，结合图2所述，增加10pF的栅氧化层电容器以对浮动电源进行额外去耦。
借助于开关20μA电流，将开关的接通/断开控制从低侧数字信号传送到浮动电源。如果20μA电流流过分压器，那么它将导致在VH或VL上的250mV的电压降。添加双极晶体管T0和T1来解决此问题，其中添加双极晶体管T0和T1直接将该电流引向电源和地。为此功能而使用分离的MOS晶体管也是可能的，但是它需要某种额外的电路来确保漏源电压在额定值范围内。20μA电流被转换成100k欧姆电阻器和基极发射极结上的电压，并且随后驱动M5或M6的栅极。M5和M6的输出是数字信号，其用于驱动浮动开关M1和M2。在没有电流流过这些晶体管的情况中，添加M7和M8来短路T0和T1的基极发射极结。以这种方式，通过T0和T1的漏电流将不会导致M5和M6的栅极驱动。如果这些晶体管的Vt小于双极晶体管的Vbe，那么所述栅极驱动能够在M5或M6中导致漏电流。添加小电容器C5和C6以避免在其栅极上存在电容性电流的情况下接通M5或M6。这些电流将以高信号频率从部件电容器产生。
图6示出了测量的开关电阻与图5中所示开关的输入电压的关系的曲线图。对于CMOS开关而言，典型的具有两个浅峰的“骆驼似的”曲线在水平方向上被伸长2倍。以一直到50MHz的频率的10Vpp信号来测试该开关而没有任何问题。如从图6中所看到，对于0-10V的输入电压范围获得大约10和15欧姆之间的开关电阻。
能够以提供隔离的nMOS和pMOS晶体管的任何IC工艺来实施根据本发明的轨到轨的高压浮动CMOS开关。与传统的自举CMOS开关形成对比，根据本发明的开关电路在任何节点上决不会通过电源和地电压。在优选实施例中，所提出的开关的级联允许在开关上存在非常高的电压。
能够处理高压范围并且仍然以诸如CMOS之类的标准工艺实施的接通/断开开关具有宽的应用范围。许多电子设备包括电压高于5V的部件，其需要通过接通/断开开关来控制。所述设备将能够从根据本发明的开关中受益，所述开关提供以低成本的标准CMOS工艺实施的高开关电压。甚至能够在相当高的频率上使用根据本发明的开关，从而允许开关放大器等等范围内的应用。
虽然本发明容许各种修改和替代形式，但是通过附图中的实例示出了特定实施例。然而，应该理解本发明不打算限于所公开的特定形式。相反，本发明将覆盖落入如由所附权利要求书限定的本发明范围内所有的修改、等同物以及替代。在权利要求书中，词“包括”不排除存在不同于权利要求中所列的元件或步骤。元件之前的词“一”或“一个”不排除存在多个所述元件。在列举若干装置的设备权利要求中，能够通过同一项硬件来实现这些装置中的若干。仅仅在相互不同的从属权利要求中陈述某些措施的事实，并不表示这些措施的组合不能被有利地使用。
权利要求
1.电开关，包括电开关元件，其具有输入端子、以及第一和第二电源端子，从输入端子到地的第一分压器，以及从输入端子到电源电压线的第二分压器，其中第一和第二分压器的中点被连接到开关元件的第一和第二电源端子中相应的电源端子。
2.根据权利要求1所述的电开关，其中开关元件包括形成互补晶体管对的nMOS晶体管和pMOS晶体管。
3.根据权利要求1所述的电开关，其中使用至少第一和第二电阻器元件来实施第一和第二分压器中的每个，第一电阻器元件被连接到输入端子。
4.根据权利要求3所述的电开关，其中第一和第二分压器的第一电阻器元件显示出基本相同的电阻值。
5.根据权利要求4所述的电开关，其中第一和第二分压器的第二电阻器元件显示出基本相同的电阻值。
6.根据权利要求5所述的电开关，其中第一和第二电阻元件的电阻值之间的比基本等于α/(1-α)，其中α在0.0-1.0的范围内。
7.根据权利要求3所述的电开关，其中第一和第二分压器的第一和第二电阻器元件的每个与分离的电容器并联连接。
8.根据权利要求7所述的电开关，其中第一和第二电阻器元件分别与第一和第二电容器并联连接，并且其中第一和第二电容器的电容值之间的比基本等于α/(1-α)，其中α在0.0-1.0的范围内。
9.根据权利要求1所述的电开关，还包括在第一和第二分压器的中点之间连接的去耦电容器。
10.包括多个根据权利要求1所述的电开关的电开关系统，其中所述开关被级联以便增大该开关系统的最大差动开关电压。
全文摘要
本发明涉及一种电子开关，其轨到轨输入电压摆动能够超过实施开关的开关元件的某种工艺的电压额定值。例如开关元件可以是使用CMOS工艺的nMOS和pMOS晶体管的互补耦合对。使用两个分压器来将浮动电源电压从电源电压提供给开关元件。该浮动电源电压始终处于与输入电压无关的电源电压范围内，从而允许在开关的输入端子处的轨到轨电压，同时将浮动电源电压保持在该开关元件的临界击穿电压范围内。根据本发明的开关可以使用标准的CMOS工艺来形成，并且它能够被实施以在一直到至少50MHz的开关频率上起作用。根据本发明的开关元件能够被级联，从而与一个开关相比获得甚至更高的最大差动输入输出电压。
文档编号G11C27/02GK1961480SQ200580017259
公开日2007年5月9日 申请日期2005年5月18日 优先权日2004年5月28日
发明者J·G·斯尼普 申请人:皇家飞利浦电子股份有限公司