专利名称：一种降低集成电路中存储器功耗的方法
技术领域：
本发明涉及一种降低集成电路中存储器功耗的方法，属于集成电路设计技术领域。
背景技术：
在当今的信息时代，随着信息量越来越大，人们对存储器的需求与日俱增，因此各种半导体存储器(静态RAM，动态RAM以及各类Flash等)在集成电路构成的系统中所占比重也越来越大。即使单一的集成电路芯片，例如微处理器等，其中也包含大量的高速缓存存储器。在片上系统芯片中，存储器有时候可以占到总芯片面积的80％。众所周知，随着集成电路的特征工艺尺寸的降低和集成度的随之提高，集成电路的功耗越来越大，降低功耗已经成为集成电路设计中的重要问题。既然存储器在集成电路系统中所占比重十分巨大，那么降低存储器的功耗是降低整个集成电路功耗的有效手段。
存储器的功耗主要包括两个部分动态和静态功耗。其中动态功耗主要指存储器在进行读写操作的时候所产生的功耗，包括电容的翻转功耗和电源线到地线之间的直接导通电流所产生的功耗。采取降低电容或者降低翻转行为的方法都可以降低电容的翻转功耗，例如，采用多个存储体或者子阵列来降低位线上的电容；或者在使用多个存储体的架构时，使没有读写工作的存储体中的电容不发生翻转。而电源线到地线之间的直接导通电流所产生的功耗可以通过以下两种方法来降低改变存储器的结构，例如把字线划分成多个部分；或者调整存储器读取的时序，使得电源线和地线导通的时间变短，例如采用自计时电路(Self-timing circuitry)来调整字线信号的时序。
静态功耗指的是存储器没有进行任何读写操作时，为了保持信息不丢失而消耗的能量，它主要是由电路中的泄漏电流造成的；而在存储器中，泄漏电流的功耗已经达到了总功耗的70％。人们提出了许多降低存储器中静态功耗，也就是泄漏电流功耗的方法，主要包括器件、电路控制策略和存储器单元电路结构这三个方面的方法。首先可以在制作存储器的时候采用新的、低泄漏的器件来代替现有的器件，即采用新的半导体制造工艺或者新的单元器件结构，例如将晶体管的栅隔离材料换成高k介质材料或者使用FinFET晶体管等等，这类的方法主要的限制是费用很高。其次，可以采用多种电路控制策略来降低存储器的泄漏电流，例如动态控制存储器的电源电压；对于存储器中不使用的部分进行电源屏蔽；动态的调整衬底电压偏置，同时可以结合使用多阈值的晶体管。这类方法的主要限制是需要采用额外的控制电路，并且某些技术会降低系统的性能或者不能保持存储器单元中的信息。第三类方法主要是设计特殊的存储器单元电路结构，例如非对称的存储器结构，使得在针对一些特殊应用的时候可以降低存储器的泄漏电流。这种方法的主要限制是对于应用的依赖性比较强。
在纳米器件时代，晶体管中的泄漏电流越来越大，由此造成的静态功耗所占整个功耗的比重也逐渐提高，尤其是对于那些不是经常进行读写修改的存储器，大部分的能量都属于静态功耗的范围，因此如何降低存储器的静态功耗也成为未来集成电路设计和制造中的重要课题。
存储器都是由基本单元构成的阵列结构，由于基本单元中的不对称性，当存储不同内容的数据时，所需要的静态功耗是不一样的，本质上就是由于存储逻辑1和逻辑0造成的泄漏电流不同。通常来说，逻辑1代表的是高电平，因此对应的泄漏电流会相对大一些，而逻辑0对应的低电平则会有相对小的泄漏电流。这一点在动态RAM中尤其明显。在以前的存储器设计方法中并没有考虑如何利用两种基本存储状态所需功耗的差别来降低整个存储器功耗的问题，以往的方法都是同时降低这两种存储状态的功耗，这样往往要付出比较大的代价，而且通常需要依靠新器件的应用。因此，利用两种存储状态的不同进行优化是从电路级或更高层次降低存储器的功耗的有效方法。
发明内容
本发明的目的是提出一种降低集成电路中存储器静态功耗，从而最终降低总功耗的方法，通过对存储内容的编码，使得存储器中低功耗状态存储单元增多，从而降低存储器中由于泄漏电流产生的静态功耗，由于在纳米器件时代，静态功耗在整个系统功耗中所占比重越来越大，因此该方法最终将降低整个存储器系统的总功耗。
本发明提出降低集成电路中存储器功耗的方法，其特征在于该方法包括以下步骤步骤1，由低功耗状态判断电路比较存储单元中逻辑0和逻辑1的静态功耗，其中静态功耗的数值通过实际电路实时测量，或采用事先测量好的数据，从而确认何种存储状态是低功耗状态；步骤2，编码器对所输入的原始存储内容按照以下步骤进行编码步骤2.1，分别统计逻辑0和逻辑1信号的数目，如果步骤1判断得到逻辑0是低功耗状态，则除法器计算逻辑0信号数目和逻辑1信号数目的比例，如果逻辑1是低功耗状态，则由交换开关将以上两个数目进行交换，除法器计算逻辑1信号数目和逻辑0信号数目的比例，总之，无论何种情况，除法器都计算低功耗状态信号和高功耗状态信号数目的比例；步骤2.2，只要步骤2.1所得的比例，经过比较器判断，小于某个预先设定的值，则采用翻转编码的方法，即对原始存储内容进行逐一取反来进行编码，否则编码器的输出仍然为原始内容；步骤3，存储器储存编码器的输出内容；步骤4，解码器读出存储器内容，并且解码输出原始存储内容。
本发明提出的降低集成电路中存储器功耗的方法，是在不影响电路的性能的前提下，利用少量的额外功耗(包括编码器和解码器的功耗)，以及少量的额外时间(编码器和解码器的延时)，对存储的内容进行编码，使得存储器中处于低静态功耗状态的单元增多，从而降低存储器的总功耗。
图1是本发明方法所依据的电路示意图。
图2是本方法的流程框3是编码器示意图。
具体实施例方式
本方法适用于写入读取间隔长，存储器功耗主要由静态功耗所决定，并且两个存储状态的静态功耗差别大的存储器。
本发明提出的降低集成电路中存储器功耗的方法，首先需要找出存储器中存储单元的低功耗状态。然后对输入的需要存储的原始内容进行判断和编码，将编码后内容储存于存储器中，最终解码器读出存储器中的内容，通过解码获取原始内容并且输出，本发明的所依据的电路示意图如图1所示。
上述方法中，找出存储器中存储单元的低功耗状态的方法为通常一个存储单元存储的信号为0或者1，所以通过比较存储单元两种信号的静态功耗，即可确定存储单元的低功耗状态，这里假设存储单元存储信号0的静态功耗为P(0)，存储信号1的静态功耗为P(1)，并且在这里假定P(1)大于P(0)，即存储单元存储信号0为低功耗状态。
本发明提出的对于需要存储的原始内容进行判断和编码的方法为对原始存储内容进行统计，判断内容中低功耗状态信号的比例，并且根据这个比例对原始内容进行编码，使得编码后的内容中低功耗状态信号的比例增大，从而降低整个存储单元的功耗。假定原始存储内容中有L个信号，其中M个为0信号，而经过判断和编码，最终存储的内容中有K个信号，其中有N个0信号。
本发明提出的对于需要存储的原始内容进行判断和编码的方法可以采用简单的翻转编码方法。假设针对某种存储单元，信号0为低功耗状态。简单的翻转编码方法为编码器在对原始存储的内容进行判断的时候，如果发现0信号数目大于1信号数目，则保持原始内容，输出至存储器；如果发现0信号数目小于1信号，则对原始内容进行逐一取反，使得编码后内容中0信号数目大于1信号数目，再输出至存储器。经过简单的翻转编码，增大了存储器中存储0信号的比例，即低功耗状态信号的比例，从而可以有效的降低存储器的功耗。
现在假设原始存储器处于数据保持状态(未进行任何读写操作)的时间为T1，处于数据读取状态的时间为T21，处于数据写入状态的时间是T31。采用本发明提出的方法后，存储器的读状态时间要增加解码的时间，解码器消耗的时间为T22，写状态时间要增加编码的时间，编码器消耗的时间为T32。另外，原始存储器中读取操作的平均功耗为P(r)，写操作功耗为P(w)，增加的编码电路的功耗为P(e)，解码电路的功耗为P(d)。因此存储电路在采取本发明的功耗降低方法前的能量消耗为((L-M)×P(1)+M×P(0))T1+P(r)×T21+P(w)×T31，而在采取本发明的功耗降低方法后的能量消耗为((K-N)×P(1)+N×P(0))T1+P(r)×T21+P(w)×T31+P(d)×T22+P(e)×T32，
其能量的差别ΔP为((L-K+N-M)P(1)-(N-M)P(0))T1-P(d)×T22-P(e)×T32，为了保证本发明所提出的功耗降低方法切实有效，必须保证功耗的差别ΔP大于0。而采用简单翻转的编码方法时，编码前后的信号总数不变，即L＝K，那么能量差别ΔP为((N-M)(P(1)-P(0)))T1-P(d)×T22-P(e)×T32，由以上的公式可以看到，只要原来存储器中信号0的所占比例足够大，且时间T1足够长，整个系统的功耗就能够降低。所以本发明适用于两个不同存储状态的静态功耗差别比较大，且大部分时间处于数据保持状态的存储器系统，这时存储器的功耗主要由静态功耗所决定，如果能对存储的数据进行适当编码后在进行存储，则能够降低整个存储器的总功耗。
权利要求
1.一种降低集成电路中存储器功耗的方法，其特征在于该方法包括以下步骤步骤1，由低功耗状态判断电路比较存储单元中逻辑0和逻辑1的静态功耗，其中静态功耗的数值通过实际电路实时测量，或采用事先测量好的数据，从而确认何种存储状态是低功耗状态；步骤2，编码器对所输入的原始存储内容按照以下步骤进行编码步骤2.1，分别统计逻辑0和逻辑1信号的数目，如果步骤1判断得到逻辑0是低功耗状态，则除法器计算逻辑0信号数目和逻辑1信号数目的比例，如果逻辑1是低功耗状态，则由交换开关将以上两个数目进行交换，除法器计算逻辑1信号数目和逻辑0信号数目的比例，总之，无论何种情况，除法器都计算低功耗状态信号和高功耗状态信号数目的比例；步骤2.2，只要步骤2.1所得的比例，经过比较器判断，小于某个预先设定的值，则采用翻转编码的方法，即对原始存储内容进行逐一取反来进行编码，否则编码器的输出仍然为原始内容；步骤3，存储器储存编码器的输出内容；步骤4，解码器读出存储器内容，并且解码输出原始存储内容。
全文摘要
本发明涉及一种降低集成电路中存储器功耗的方法，属于集成电路设计技术领域。该方法首先找出存储器中存储单元的低功耗状态；编码器比较原始存储内容中，低功耗状态内容和高功耗状态内容的比例，根据上述比例采取编码方法(例如简单的翻转编码方法)对原始存储内容进行编码；存储器存储编码器的输出内容；解码器读出存储器内容，并且解码输出原始存储内容。本发明提出的降低集成电路中存储器功耗的方法，是在不影响电路的性能的前提下，利用少量的额外功耗(包括编码器和解码器的功耗)，以及少量的额外的时间(编码器和解码器的延时)，对存储的内容进行编码，使得存储器中处于低功耗状态的单元增多，从而降低存储器的功耗。
文档编号G11C7/00GK1811978SQ20061005712
公开日2006年8月2日 申请日期2006年3月10日 优先权日2006年3月10日
发明者杨华中, 罗洪, 汪玉, 罗嵘, 汪蕙 申请人:清华大学